电阻场板LDMOS表面电场解析模型及优化设计

提出具有电阻场板(Resistive field plate,RFP)硅基LDMOS表面电场和击穿电压解析模型。基于求解二维Poisson方程,此模型给出了二维表面电场和电势与器件结构参数和漏偏压关系的解析表达式;计算漂移区长度与击穿电压的关系,提出了一种优化高压器件的有效方法。解析结果与用MEDICI模拟的数值结果吻合较好,验证了模型的准确性,该模型可用于体硅RFPLDMOS的设计优化。     

新型具有低比导通电阻的多超结功率器件结构

提出一种新型多超结LDMOS功率器件,通过在横向和和纵向P柱区与N柱区之间的相互作用降低器件的导通电阻。在这一结构中,多层超结通过相互反向排列而形成,相比于常规超结的二维耗尽,MSJ由于纵向电场调制的作用形成三维耗尽,并且由于深漏的存在,电流分布更好,在各项条件的作用下,漂移区的掺杂浓度得到了提高,降低了器件导通电阻。底层超结的电场屏蔽效应使得该器件达到电荷平衡,由于衬底辅助耗尽效应效应产生的漏区高电场降低了,在漂移区产生一个均匀分布的电场并且获得高击穿电压。通过数值模拟仿真验证表明：在维持高击穿电压的情况下,长12微米的MSJ功率器件的导通电阻相比于同样大小的常规器件降低了42%。     

两层金属场极板高压LDMOS的优化设计

采用场极板结终端技术提高LDMOS击穿电压,借助二维器件仿真器MEDICI软件对基于体硅CMOS工艺500V高压的n-LDMOS器件结构和主要掺杂参数进行优化,确定漂移区的掺杂浓度(ND)、结深(Xj)和长度(LD)。对多晶硅场极板和两层金属场极板的结构参数进行模拟和分析,在不增加工艺复杂度的情况下,设计一种新型的具有两层金属场极板结构的500Vn-LDMOS。模拟结果表明,双层金属场极板结构比无金属场极板结构LDMOS的击穿电压提高了12%,而这两种结构LDMOS的比导通电阻(RS)基本一致。     

CoolMOS导通电阻分析及与VDMOS的比较

为了克服传统功率MOS导通电阻与击穿电压之间的矛盾,提出了一种新的理想器件结构,称为超级结器件或CoolMOS,CoolMOS由一系列的P型和N型半导体薄层交替排列组成.在截止态时,由于p型和n型层中的耗尽区电场产生相互补偿效应,使p型和n型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降.导通时,这种高浓度的掺杂使器件的导通电阻明显降低.由于CoolMOS的这种独特器件结构,使它的电性能优于传统功率MOS.本文对CoolMOS导通电阻与击穿电压关系的理论计算表明,对CoolMOS横向器件:Ron·A=C·V2B,对纵向器件:Ron·A=C·VB,与纵向DMOS导通电阻与击穿电压之间Ron·A=C·V2.5B的关系相比,CoolMOS的导通电阻降低了约两个数量级.     

一种超低比导通电阻的L型栅漏极LDMOS

提出了一种具有超低比导通电阻的L型栅漏极LDMOS器件。该器件在两个氧化槽中分别制作L型多晶硅槽栅。漏极n型重掺杂区向下延伸,与衬底表面重掺杂的n型埋层相接形成L型漏极。L型栅极不仅可以降低导通电阻,还具有纵向栅场板的特性,可有效改善表面电场分布,提高击穿电压。L型漏极为电流提供了低阻通路,降低了导通电阻。另外,氧化槽折叠漂移区使得在相同耐压下元胞尺寸及导通电阻减小。二维数值模拟软件分析表明,在漂移区长度为0.9 μm时,器件耐压达到83 V,比导通电阻仅为0.13 mΩ·cm²。     

单场限环结构的表面电场分布及环间距的优化

基于横向扩散与纵向扩散构成的冶金结边界为椭圆形这一特点,讨论单场限环结构表面电场强度的分布,给出表面电场强度、主结及环结分担电压的解析表达式。在纵向结深和掺杂浓度一定的条件下,根据临界电场击穿理论,讨论环间距的优化设计方法。单场限环结构主结环结间表面电场强度的绝对值曲线近似呈抛物线,最大电场位于主结处。随着环间距的增大,最大电场变大;随着横向扩散深度的增大,最大电场变小。环右侧最大电场也出现在结处,随着环间距和横向扩散深度的增加,最大电场均减小。在场限环结构中,当主结和环结在表面处的最大电场强度均等于临界电场强度时,击穿电压达到最大值,此时所对应的环间距为最佳环间距。     

高压SOI LDMOS设计新技术——电场调制及电荷对局域场的屏蔽效应在高压SOI LDMOS设计中的应用

针对SOI基LDMOS结构的特殊性，结合高压器件中击穿电压和比导通电阻的矛盾关系，以作者设计的几种新型横向高压器件为例，说明了利用电场调制和电荷对局域场的屏蔽效应来优化设计新型SOI LDMOS的新技术；同时，指出了这种新技术较传统设计方法的优缺点。     

RESURF LDMOS功率器件表面场分布和击穿电压的解析模型

提出了 RESURF L DMOS功率器件的表面电场分布和击穿电压的解析模型 .根据二维泊松方程的求解 ,得到了与器件参数和偏压相关的表面电场和电势分布解析表达式 .在此基础上 ,推出了为获得击穿电压和比导通电阻最好折中的优化条件 .该解析结果与半导体器件数值分析工具 MEDICI得到的数值分析结果和先前的实验数据基本一致 ,证明了解析模型的适用性     

RESURF LDMOS功率器件表面场分布和击穿电压的解析模型

提出了RESURF LDMOS功率器件的表面电场分布和击穿电压的解析模型.根据二维泊松方程的求解,得到了与器件参数和偏压相关的表面电场和电势分布解析表达式.在此基础上,推出了为获得击穿电压和比导通电阻最好折中的优化条件.该解析结果与半导体器件数值分析工具MEDICI得到的数值分析结果和先前的实验数据基本一致,证明了解析模型的适用性.     

VDMOSFET特征导通电阻的数学模型

对六角形单胞VDMOSFET的特征导通电阻建立了一种新的数学模型一等效截面模型。给出了特征导通电阻与器件的横向、纵向结构参数的关系，并将计算结果与常规模型和实际测量值进行了比较，与实验结果符合得很好。     

具有L型栅极场板的双槽双栅绝缘体上硅器件新结构

为了降低绝缘体上硅（SOI）功率器件的比导通电阻,同时提高击穿电压,利用场板（FP）技术,提出了一种具有L型栅极场板的双槽双栅SOI器件新结构.在双槽结构的基础上,在氧化槽中形成第二栅极,并延伸形成L型栅极场板.漂移区引入的氧化槽折叠了漂移区长度,提高了击穿电压;对称的双栅结构形成双导电沟道,加宽了电流纵向传输面积,使比导通电阻显著降低;L型场板对漂移区电场进行重塑,使漂移区浓度大幅度增加,比导通电阻进一步降低.仿真结果表明：在保证最高优值条件下,相比传统SOI结构,器件尺寸相同时,新结构的击穿电压提高了123%,比导通电阻降低了32%;击穿电压相同时,新结构的比导通电阻降低了87.5%;相比双槽SOI结构,器件尺寸相同时,新结构不仅保持了双槽结构的高压特性,而且比导通电阻降低了46%.     

平面结场板结构表面场分布的二维解析

提出了基于二维泊松方程解的平面结场板结构的二维表面电场解析物理模型 .在该模型基础上 ,分析了衬底掺杂浓度、场板厚度和长度对二维表面场分布的影响 .解析预言的场分布与击穿电压的计算结果与先前的数值分析基本符合 .该模型为场板结构的优化设计提供了理论基础     

具有超低导通电阻阶梯槽型氧化边VDMOS新结构

基于国际上Liang Y C提出的侧氧调制思想,提出了一种具有阶梯槽型氧化边VDMOS新结构.新结构通过阶梯侧氧调制了VDMOS高阻漂移区的电场分布,并增强了电荷补偿效应.在低于300V击穿电压条件下这种结构使VDMOS具有超低的比导通电阻.分析结果表明:较Liang Y C提出的一般槽型氧化边结构,器件击穿电压提高不小于20%的同时,比导通电阻降低40%～60%.     

具有超低导通电阻阶梯槽型氧化边VDMOS新结构

基于国际上Liang Y C提出的侧氧调制思想,提出了一种具有阶梯槽型氧化边VDMOS新结构.新结构通过阶梯侧氧调制了VDMOS高阻漂移区的电场分布,并增强了电荷补偿效应.在低于300V击穿电压条件下这种结构使VDMOS具有超低的比导通电阻.分析结果表明:较Liang Y C提出的一般槽型氧化边结构,器件击穿电压提高不小于20%的同时,比导通电阻降低40%～60%.     

High voltage SOI LDMOS with a compound buried layer

An SOI LDMOS with a compound buried layer (CBL) was proposed. The CBL consists of an upper buried oxide layer (UBOX) with a Si window and two oxide steps, a polysilicon layer and a lower buried oxide layer (LBOX). In the blocking state, the electric field strengths in the UBOX and LBOX are increased from 88 V/μm of the buried oxide (BOX) in a conventional SOI (C-SOI) LDMOS to 163 V/μm and 460 V/μm by the holes located on the top interfaces of the UBOX and LBOX, respectively. Compared with the C-SOI LDMOS, the CBL LDMOS increases the breakdown voltage from 477 to 847 V, and lowers the maximal temperature by 6 K.     

A new double gate SOI LDMOS with a step doping profile in the drift region

uences of device parameters on BV and Ron, sp are investigated by simulation. The results indicate that BV is increased by 35.2% and Ron, sp is decreased by 35.1% compared to a conventional SOILDMOS.     

U型高K介质膜槽栅垂直场板LDMOS

近年来,随着汽车电子和电源驱动的发展,集成度较高的LDMOS作为热门功率器件受到了关注,如何提高其击穿电压与降低其比导通电阻成为提高器件性能的关键。基于SOI LDMOS技术,文章提出了在被4 μm的高K介质膜包围的SiO₂沟槽中引入垂直场板的新型结构。与传统沟槽LDMOS相比,垂直场板和高K介质膜充分地将电势线引导至沟槽中,提高了击穿电压。此外垂直场板与高K介质和漂移区形成的MIS金属-绝缘层-半导体电容结构能增加漂移区表面的电荷量,降低比导通电阻。通过二维仿真软件,在7.5 μm深的沟槽中引入宽0.3 μm、深6.8 μm的垂直场板,实现了具有300 V的击穿电压和4.26 mΩ·cm²的比导通电阻,以及21.14 MW·cm-2的Baliga品质因数的LDMOS器件。