脉冲激光测距中时间间隔测量的新方法

提出脉冲激光测距中时间间隔测量的新方法。传统数字法的测时误差主要是开始和结束2个脉冲周期的计数误差，为此利用FPGA芯片中集成锁相环（PLL）单元产生N路同频且相位均匀分布的时钟脉冲，用N个计数器在这2个周期进行计数，用计数结果均值作为最终结果。这相当于将脉冲周期T细分为N等份，每份相当于1个脉冲，其周期为T／N。实现了在不增加测量时间和盲区的前提下，测量精度提高了N倍，解决了传统脉冲激光测距系统中提高精度、缩短测量时间和盲区的矛盾。     

脉冲激光测距系统中高精度时间间隔测量模块的研究

时间间隔的测量精度对脉冲激光测距系统的测量精度起决定作用.为此研制了一高精度时间间隔测量模块,该模块基于专用时间数字转换芯片开发,采用延迟线插入法技术,最大测量时间可高达200ms,测时分辨率最高可达125ps,对应测距分辨率18.75mm,适用于远距离的测量.给出了硬件和软件设计方法以及模块的测试结果.     

高精度多波束激光雷达时间间隔并行测量技术研究

基于延迟线内插原理,设计了一种基于FPGA的多路时间间隔并行 测量方法。该方法可以解决多波束激光雷达的同时测量问题,其通道可达52波束。本文系统主要由 脉冲整形电路、测量电路以及数据处理模块等组成。实验结果表明,各通道的综合 测时均方差范围为59.55～70.06 ps,各通道平均值的均匀性为446.8 ps,一致性误 差较小。由于具有性能稳定、精度高、体积小以及使用方便等优点,该系统可以为高精度多通道信息获取技 术在多波束机载激光雷达中的广泛应用提供技术基础。     

资源有限FPGA的多通道时间-数字转换系统

基于Xilinx XC2V3000芯片设计了一种应用于星载多通道快速激光三维成像雷达中的抗辐照增强型时间-数字转换(Time-to-Digital Converter, TDC)系统.单板2片FPGA内实现了16通道高精度时间间隔测量.采用了多延时链冗余结构,每个测时通道由3个物理测时链路组成,最后通过三模冗余增强抗单粒子翻转能力.并应用了通道均匀性校准修正技术,解决了多通道测时均匀性问题.实验结果表明,系统测时精度达到62.9 ps,通道一致性较好,满足激光雷达三维成像要求,同时该技术方案具有低功耗、轻量化等特点.     

精密时间间隔测量系统方案设计

精密时间间隔测量技术在许多研究和应用领域都有十分重要的地位。基于数字信号处理(DSP)和现场可编程门阵列(FPGA)技术,将脉冲计数法和时间延展法相结合,设计了一个精密时间间隔测量方案。该方案测量范围由计数器决定,分辨率则由时间延展单元决定,分辨率为100ps,量程为650μs。该方法具有设计简单灵活、集成度高等优点,可广泛应用于时间、频率测量领域。     

基于FPGA的时间间隔测量系统的设计

为了解决电容充放电放大电路测量时间间隔的不稳定,采用复杂可编程芯片FPGA设计实现精密时间间隔的测量。FPGA的锁相环（PLL）电路得到高频时钟,时钟管理器（DCM）实现高速时钟移相,内插时钟得到高精度时间测量。通过在光电回波脉冲时间间隔测量系统中验证,该设计可以得到200ps的时间间隔测量精度。采用FPGA芯片设计的数字化测量系统,具有集成度高,性能稳定,抗干扰强,设计方便等优点,能广泛应用于科研和生产中     

面阵激光雷达多通道时间间隔测量系统研制

为解决APD面阵激光雷达多路激光飞行时间测量这一关键技术,研制了多通道高精度并行时间间隔测量系统。系统硬件由研制的4个基本测量单元和1个数据打包单元组成,系统软件采用事件驱动模式编程,利用循环FIFO和中断技术实现与上位机数据通信。被研发的测时系统应用于5×5光纤阵列耦合APD面阵激光雷达试验后,面阵激光雷达所有25个通道最大的距离标准偏差为4.22 cm,测距偏差为-6.41 cm~10.58 cm,达到面阵激光雷达测距精度要求。     

光子计数激光雷达时间-数字转换系统

时间测量系统在激光雷达中主要用于激光脉冲飞行时间的测量,其性能直接影响着激光雷达的各项指标.基于FPGA设计了一种应用于光子计数激光雷达的时间-数字转换(Time-to-Digital Converter,TDC)系统,利用延迟线内插在FPGA内部实现了高精度的时间测量,通过实验分析,研究了TDC系统的性能及其应用于光子计数激光雷达后的效果.实验结果表明,TDC系统的时间分辨率达到29 ps,测时精度37 ps,能够实现9通道的高精度事件计时功能,用于光子计数激光雷达后,整个激光雷达系统的测时精度为421 ps,达到6.3 cm的距离测量精度,能够实现高精度高分辨率的激光三维成像.     

TDC-GP2芯片在脉冲激光测距系统中的应用

脉冲激光测距系统在各个领域均有广泛应用,而时间测量精度决定了距离测量精度。传统的时间测量方法都存在自身缺陷,难以实现精度高且响应灵敏的脉冲时间间隔测量,因此详细介绍了一款时间数字转换芯片——TDC-GP2芯片。该芯片利用逻辑门延迟来实现高精度时间测量,其配合粗值计数器使用时的最大测量范围为4ms。基于TDC-GP2芯片的测量范围1可实现典型分辨率为50 ps(均方根值)、测量范围为0~1.8μs的高精度时间间隔测量。该研究在各类测时方法中处于领先水平。     

32路时间间隔测量仪：——内插测时原理和实现方法

介绍内插法测时原理、内插值随机性的精确定时和测量方法以及对计数器的有效控制，从而实现了大量程、高精度时间间隔测量。我们根据此原理，研制成功并批量生产了ＤＴＭ－１０３２Ｃ ３２路时间间隔测量仪，测时范围从５０ｎｓ到１０４ｍｓ，测时精度优于±３ｎｓ。     

百皮秒级三维选通成像时序控制系统

为克服传统选通成像控制系统功能简单、结构单一、时序控制精度不高的不足,提出了一种基于FPGA和延时线应用技术的百ps级三维选通成像控制系统,其中,FPGA控制精度为10 ns,延时线精度高达150 ps。为提高系统的可操作性,设计了上位机界面程序,可灵活改变系统各控制参数。通过微控制器的程序设计,完成USB上下位机的通信和系统各部件的控制,通过FPGA硬件语言描述产生ns级时序粗调信号,延时线产生百ps级精调信号。另外增加了像增强器MCP增益控制和脉冲激光器功率控制,并对控制信息进行实时显示。实验室测试和整机实验均表明系统设计正确,USB传输稳定,可有效产生时序触发信号,并完成MCP增益、激光器功率控制,可稳定工作于三维选通成像等技术领域。     

基于多相滤波的数字接收机的FPGA实现

给出了一种基于多相滤波的数字信道化接收机的实现方法,系统的处理带宽为875MHz,解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区,采用信道重叠的方法,连续覆盖瞬时带宽。在信道化处理后接测频模块,可以消除虚假信号的输出和提高测频精度。整个接收机在单片FPGA中实现,能够检测同时到达的两个信号,并实时输出脉冲描述字（PDW）,经FPGA时序仿真结果验证了算法模型的正确性和有效性。     

基于PXI的分布式LIA测控系统结构设计

介绍了直线感应加速器（LIA）测控系统的要求、硬件结构、软件设计以及PXI总线的特点,重点阐述了利用PXI设计控制系统的方法。PXI模块的推出,为简化测控系统的部分结构提供了可能。结合“嵌入式系统”,可简化系统的结构,提高系统性能,运用CVI编程控制与集成相关的设备。通过在项目中的应用测试,证明LIA测控系统可以有效工作。     

一种基于FPGA的超宽带雷达数字接收机

脉冲超宽带雷达回波信号由于带宽大而难以直接采样,文中设计并实现了一种基于FPGA的数字式脉冲超宽带雷达接收机。该接收机利用FPGA内嵌锁相环产生特定频率的时钟,驱动四路10 bit ADC器件,根据回波信号在一段时间内呈准静态及周期性的特点,实现了四通道时域伪随机等效采样。仿真及测试结果表明,该数字式脉冲超宽带雷达接收机等效采样速率可达10 GS/s,可有效接收雷达回波信号,满足脉冲超宽带雷达的应用需求。     

基于FPGA的多功能雷达信号处理板硬件系统设计

为满足实时雷达信号处理需求,设计了一个多功能信号处理板。该处理板以一片高性能的现场可编程门阵列（FPGA）作为信号处理板的主要器件,使用存储器对高速海量数据进行外部存储,为了使计算机和FPGA进行更好的通信,进行了单片机的电路设计,使用模/数（A/D）和数/模（D/A）转换器进行模拟信号和数字信号的相互转变。     

基于PXI总线的宽带频率计设计

对基于PXI总线的宽带频率计进行了研究。针对宽带频率的特点,采用了预分频法和基于相位重合的全同步法对被测频率进行测量,达到较高的测频精度。在硬件电路设计中采用可编程逻辑器件FPGA对相位重合检测电路、闸门和计数器等模块进行设计,既使用方便,又易于修改,同时该频率计采用最新流行的PXI总线技术贯彻了虚拟仪器的思想,使本来需要硬件实现的技术软件化,大大降低了系统成本,增强了系统的功能与灵活性。     

机载着陆设备信号模拟器的研制

通过分析仪表着陆系统（ILS）航向台、下滑台、指点信标台的信号格式,甚高频全向信标（VOR）台的信号格式,微波着陆系统（MLS）方位制导信号、仰角制导信号及基本数据信号的格式、性能参数等,构建满足基层级、中继级、基地级的着陆设备信号模拟器。模拟器采用数字信号处理（DSP/FPGA）、频率合成、矢量调制等技术,解决了低频信号合成和射频信号输出调整等问题。     

分米波仪表着陆接收机中频数字化设计

传统的分米波仪表着陆系统采用的是模拟信号体制,这使得系统接收机具有器件使用效率低、灵活性差和可扩展能力差等缺点,为此,一种中频数字化与FPGA信号处理相结合的分米波仪表着陆系统接收机被提出了。该数字化接收机主要由软件控制,通过对FPGA编程来进行数字信号处理,以实现其着陆引导功能。在克服了灵活性差、器件使用效率低等缺点的同时提高了系统的集成度,减少了负重,使之更加适于机载。     

基于FPGA的IRIG-B(DC)解码器的设计与实现

在通信系统中,采用IRIG-B(DC)码为通信系统提供统一的时间基准,可以使系统的各个单元对设备信息进行时间校正。对于各个设备单元,提出了采用FPGA芯片来设计IRIG-B(DC)时间码解码器,该解码器硬件电路由一片现场可编程门阵列(FPGA)芯片以及外围接口电路组成,其解码过程则通过VHDL语言编程实现。解码器从接收到的IRIG-B(DC)时间码中,提取时间信息和秒脉冲信号,用于调整本设备的时间。实验结果表明,采用FPGA设计解码器,具有体积小、工作性能稳定和方案实现灵活等特点。     

基于FPGA的通信信号数字滤波分离技术

以现代软件无线电信道化理论和FPGA技术为背景,围绕通信信号的数字滤波分离技术进行研究。提出了以离散傅里叶变换（DFT）实现滤波器组的数字信号滤波分离功能的方案。在具体实现DFT时,结合快速傅里叶变换（FFT）理论,以Verilog HDL语言为载体,结合现代FPGA工具--ModelSim软件,实现了高效DFT,并对其能否实现期望的功能进行了验证。