28 nm超大规模FPGA的BRAM单粒子效应测试方法研究

为了建立一种28 nm工艺超大规模SRAM型FPGA块随机读取存储器(BRAM:Block Random Access Memory)模块的单粒子效应测试方法,实现敏感位的精确定位,通过研究逻辑位置文件和回读文件,建立了敏感位和FPGA逻辑地址的对应机制,推导出了对应的关系公式,并提出了一组针对BRAM模块的系统测试方法.该方法大幅度地提高了现有测试方法的效果,并且为器件失效机理的分析和下一步的器件加固设计提供了指导.     

基于SRAM型FPGA单粒子效应的故障传播模型

SRAM型FPGA在辐射环境中易受到单粒子翻转的影响,造成电路功能失效.本文基于图论和元胞自动机模型,提出了一种针对SRAM型FPGA单粒子效应的电路故障传播模型.本文将单粒子翻转分为单位翻转和多位翻转来研究,因为多位翻转模型还涉及到了冲突处理的问题.本文主要改进了耦合度的计算方式,通过计算FPGA布局布线中的相关配置位,从而使得仿真的电路故障传播模型更接近于实际电路码点翻转的结果,与以往只计算LUT相关配置位的方法比较,平均优化程度为19.89%.最后阐述了本模型在故障防御方面的一些应用,如找出最易导致故障扩散的元胞.     

PMOS晶体管工艺参数变化对SRAM单元翻转恢复效应影响的研究

基于Synopsys公司3D TCAD器件模拟,该文通过改变3种工艺参数,研究65 nm体硅CMOS工艺下PMOS晶体管工艺参数变化对静态随机存储器(Static Random Access Memory, SRAM)存储单元翻转恢复效应的影响。研究结果表明：降低PMOS晶体管的P+深阱掺杂浓度、N阱掺杂浓度或调阈掺杂浓度,有助于减小翻转恢复所需的线性能量传输值(Linear Energy Transfer, LET);通过降低PMOS晶体管的P+深阱掺杂浓度和N阱掺杂浓度,使翻转恢复时间变长。该文研究结论有助于优化SRAM存储单元抗单粒子效应(Single-Event Effect, SEE)设计,并且可以指导体硅CMOS工艺下抗辐射集成电路的研究。     

基于TCAD的SRAM单粒子效应研究

针对40 nm体硅工艺利用TCAD(Technology Computer Aided Design)对关键NMOS进行3D建模,采用混合仿真模型对SRAM单粒子效应进行模拟仿真.通过改变重离子LET(Linear Energy Transfer)值、入射位置和入射角度,分析了其对单粒子效应的影响.实验结果表明40 nm工艺下单粒子效应各参数的变化与传统工艺一致.最后,基于R-C简化混合仿真模型,相比于混合仿真模型其电压、电流等参数具有较好一致性,验证了该模型对SRAM单粒子效应模拟的有效性.     

基于FPGA嵌入式的SRAM测试方法

随着航天技术的发展,嵌入式系统设计在航天上得到了越来越广泛的应用。静态随机存储器(SRAM)作为使用最为广泛的存储器之一,由于其高速低功耗的优良特性,在航天领域被广泛使用。目前,其功能测试还依赖于通过使用VHDL/Verilog编写测试端口来完成,不仅开发效率低,而且很难保证测试结果的可靠性。本文提出了一种通过嵌入式开发的方式完成对静态随机存储器(SRAM)功能测试的方法,测试方法基于可复用的IP技术,大大提高了测试数据传输效率。通过这种方法,SRAM测试系统的二次开发基于应用层而不是底层逻辑层,大大简化了系统设计。这样不仅提高了测试效率,而且具有较好的可靠性、可配置性以及可移植性,大大降低了系统的研发成本。测试系统的可行性和有效性已经得到了实验验证。     

抗单粒子翻转效应的SRAM研究与设计

在空间应用和核辐射环境中,单粒子翻转(SEU)效应严重影响SRAM的可靠性。采用错误检测与校正(EDAC)和版图设计加固技术研究和设计了一款抗辐射SRAM芯片,以提高SRAM的抗单粒子翻转效应能力。内置的EDAC模块不仅实现了对存储数据"纠一检二"的功能,其附加的存储数据错误标志位还简化了SRAM的测试方案。通过SRAM原型芯片的流片和测试,验证了EDAC电路的功能。与三模冗余技术相比,所设计的抗辐射SRAM芯片具有面积小、集成度高以及低功耗等优点。     

一种高温单粒子效应测试系统的设计与实现

航天器件在空间环境中存在着单粒子效应,根据研究可知高温会提升单粒子效应的敏感性,因此为了更好地评估器件的抗辐射性能,有必要建立一套高温单粒子效应测试系统.通过建立高温单粒子效应测试系统,选择ASIC和SRAM进行高温测试实验,完成了电路高温下的单粒子效应检测,证明了温度提升单粒子效应敏感性的事实.     

星载Flash型FPGA单粒子翻转加固试验研究

针对低等级器件抗辐射能力较差的特点,需开展应用加固以满足宇航应用,对一款Flash型现场可编程门阵列(FPGA)开展抗单粒子翻转(SEU)加固设计,并利用地面模拟试验进行加固效果验证,结果表明器件加固后块随机存储器(BRAM)区翻转截面下降近2个数量级,寄存器单粒子翻转截面下降约75%,验证了加固措施的有效性。结合典型轨道环境,计算了器件在轨翻转率,BRAM区翻转率下降4~5个量级,寄存器翻转率下降2~3个量级,可为在轨应用提供指导。     

SRAM型FPGA中SEM IP核的验证与自动注错方法

星载设备长时间工作在空间环境中,宇宙中的带电粒子会造成器件功能异常,产生存储器软错误,严重时会损坏硬件电路.为模拟辐照环境对器件的影响,利用Xilinx公司的软错误缓解(SEM)控制器IP核,搭建了基于Xilinx Kintex-7的验证与测试平台,完成对SEM IP核的功能验证.为提高测试效率,设计了基于上述平台的自动注错方法.经过验证,该方法能够达到预期的帧地址覆盖率.实验结果表明,SEM IP核具备软错误注入与缓解功能,自动注错方法有利于此IP核的实际应用.     

一种多模式SRAM单粒子试验系统的设计与实现

提出了一种基于NIOS II的异步SRAM单粒子效应检测系统,用于评估抗辐射加固SRAM电路的抗单粒子效应能力.该检测系统可以对异步SRAM进行四种工作模式下的动态和静态检测,利用该检测系统在重离子加速器上对一款异步SRAM进行了单粒子效应试验,获得了5种离子的试验数据,统计分析后得到了器件的单粒子翻转阈值、单粒子翻转饱和截面和单粒子翻转在轨错误率,并与国外同款电路进行了对比,最后依据试验结果给出了评估结论.     

温度对SRAM器件单粒子翻转重离子测试的影响

本文基于单粒子效应地面重离子模拟实验,选取体硅SRAM与SOI SRAM两种待测器件,在兰州重离子加速器上（HIRLF）研究了温度对单粒子翻转测试的影响。用12C粒子对体硅SRAM器件的温度实验显示,单粒子翻转截面易受温度的影响。对于SOI SRAM器件,12C粒子测得的单粒子翻转截面随温度升高有显著的增大,但209Bi 粒子测得的单粒子翻转截面却随温度保持恒定。用Monte Carlo的方法分析了温度对单粒子翻转测试的影响规律,发现在单粒子翻转阈值LET附近温度对单粒子翻转截面有大的影响,但是随着单粒子翻转的发生接近于饱和,单粒子翻转截面渐渐的表现出低的温度依赖性。基于该模拟结果,我们对实验数据进行了分析,同时提出了一种准确评估在轨翻转率的合理方法。     

Impacts of test factors on heavy ion single event multiple-cell upsets in nanometer-scale SRAM

Single event multiple-cell upsets (MCU) increase sharply with the semiconductor devices scaling. The impacts of several test factors on heavy ion single event MCU in 65 nm SRAM are studied based on the buildup of MCU test data acquiring and processing technique, including the heavy ion LET, the tilt angle, the device orientation, the test pattern and the supply voltage; the MCU physical bitmaps are extracted correspondingly. The dependencies of parameters such as the MCU percentage, MCU mean and topological pattern on these factors are summarized and analyzed. This work is meaningful for developing a more reasonable single event test method and assessing the effectiveness of anti-MCU strategies on nanometer-scale devices.     

高速PWM单粒子瞬态效应脉冲激光模拟试验研究

利用脉冲激光验证高速脉宽调制控制器（Pulse Width Modulator,PWM）单粒子瞬态效应的敏感性和防护设计。试验中,通过改变脉冲激光能量,逐步扫描PWM控制器电路,确定了诱发单粒子瞬态效应的激光能量阈值和敏感区域。通过改变PWM控制器软启动配置电路设计,验证了防护电路设计的合理性,为卫星电源子系统的单粒子瞬态效应防护设计提供技术参考。     

Experimental research of heavy ion and proton induced single event effects for a Bi-CMOS technology DC/DC converter

This paper tested and analyzed heavy ion and proton induced single event effects (SEE) of a commercial DC/DC converter based on a 600 nm Bi-CMOS technology. Heavy ion induced single event transients (SET) testing has been carried out by using the Beijing HI-13 tandem accelerator at China Institute of Atomic Energy. Proton test has been carried out by using the Canadian TRIUMF proton accelerator. Both SET cross section versus linear energy transfer (LET) and proton energy has been measured. The main study conclusions are: (1) the DC/DC is both sensitive to heavy ion and proton radiations although at a pretty large feature size (600 nm), and threshold LET is about 0.06 MeV·mg/cm²; (2) heavy ion SET saturation cross section is about 5 magnitudes order larger than proton SET saturation cross section, which is consistent with the theory calculation result deduced by the RPP model and the proton nuclear reaction model; (3) on-orbit soft error rate (SER) prediction showed, on GEO orbit, proton induced SERs calculated by the heavy ion derived model are 4-5 times larger than those calculated by proton test data.     

应用Sagnac效应验证度规理论时的光束宽度修正

讨论应用Sagnac效应验证广义相对论度规理论时,由于激光光束宽度带来的修正,这问题最初由Scully提出。但他的推导有毛病,故我们重新分析了这一问题,得出在考虑光束宽度情况下,正方形环行腔的Sagnac效应修正公式。     

工业级FPGA空间应用器件封装可靠性分析

分析了工业级和宇航级FPGA(Field Programmable Gate Array)在封装结构上的差别。用Ansysworkbench有限元软件对热循环、随机振动和外力载荷下封装的变形和应力以及焊点的塑性应变进行了仿真。依据剪切塑性应变变化范围预测了焊点热疲劳寿命。结果表明,FCBGA(Flip-Chip Ball Grid Array)封装内部倒装芯片焊点可靠性低于CCGA(Ceramic Column Grid Array)封装,其外部焊点的热疲劳寿命、随机振动等效应力均优于CCGA封装;在外力载荷下,其热疲劳寿命下降速率也明显小于CCGA封装。     

基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

未知雷达信号BFSN聚类分选算法的FPGA实现

信号分选是雷达侦察系统中至关重要的环节,利用现场可编程逻辑门阵列(FPGA)实现雷达信号分选对系统速度和可靠性的提升具有重大影响,为此提出了一种非处理器架构并完全基于FPGA器件的广度优先搜索邻居(BFSN)聚类分选算法实现架构。在Xilinx公司的Virtex 5 FPGA上进行了硬件实现,并通过软件仿真与硬件测试对架构进行了实验验证。实验结果证实,该架构可对5部模拟雷达信号进行有效且快速的处理,证明了基于FPGA的雷达信号分选实现在工程上的可行性与高效性。