一种应用于高压电机驱动的电平移位电路

针对传统电平移位电路输出电压范围不理想和不稳定的缺点,设计了一种具有高稳定性、低功耗的两级电平移位电路。该电路第一级采用固定偏置电流结构,消除NMOS与PMOS电学参数的依赖性并提高稳定性。通过引入扩宽输出电压范围的第二级电路结构,为高端PMOS提供可靠的栅驱动电压。仿真结果表明,所设计的电平移位电路实现了低压转高压功能,且输出范围满足高边栅驱动要求。该电路能较好地应用于高压电机驱动电路,实现单极性和双极性两种驱动控制。     

一种GaN半桥驱动器电平移位电路设计

GaN半桥输出点电压在死区时间为负值,给GaN功率器件栅极驱动电路信号通信带来了挑战.通过研究驱动器电平移位锁存电路工作状态与半桥功率级输出节点电压跳变、死区时间负压之间的相互影响,设计了一种新型的零静态功耗电平移位电路及其误触发消除电路.电路采用100 V BCD 0.18μm工艺设计,在输入电压100V、开关频率5...     

电平转换电路的NBTI老化分析与容忍设计

电平转换电路是多电压设计中重要的组成部分,用来满足不同电压域间信号的传递。基于32 nm CMOS工艺,在100 ℃下,分析了NBTI老化对传统电平转换电路的影响,并提出应对老化的方案。设计了一种改进的老化容忍的电平转换电路,限制了交叉耦合对的竞争,并采用多阈值技术平衡了功耗与时延。仿真结果表明,与原电路相比,该电路可以在更低的输入电压下正常工作。不同输入电压下,功耗和时延大幅降低。该电路具有很好的老化容忍能力。     

基于弱反型的宽工作电压OTA研究设计

分析与设计了一种工作电源在0．6V～3．3V之间、超低功耗的跨导运算放大器（OTA）。整体电路基于工作在弱反型区的衬底驱动输入差分对和电平移位电路,且供电电压可低于晶体管PMOS的阈值电压。OTA电路采用HJTC0．35μm N阱CMOS工艺,Hspice仿真结果表明,在工作电压为0．6V时,功耗仅为326nW。     

一种具有抗dV/dt噪声能力的600 V HVIC北大核心

设计了一种改进的电平移位电路。该电路采用交叉耦合结构，在不明显增加电路复杂度的情况下，显著提高了高压栅极驱动集成电路(HVIC)的噪声免疫能力。整个驱动器基于0.35μm 600 V BCD工艺设计。仿真结果表明，设计的HVIC可以实现高达125 V/ns的dV/dt噪声免疫能力，并在15 V电源电压下允许VS负电压过冲达到-9.6 V。此外，从理论上分析了改进电平移位电路的本级传输延时。同传统HVIC相比，设计的HVIC整体的传输延时得到了优化，降低到54 ns左右。     

低延迟低电压电流比较器

设计了一种基于改进共源共栅电流镜的CMOS电流比较器,该比较器在1 V电压且电压误差±10%的状态下都正常工作,同时改进后的结构能够在低电压下取得较低的比较延迟。电路的输入级将输入的电流信号转化为电压信号,电平移位级的引入使该结构能够正常工作在不同的工艺角和温度下,然后通过放大器和反相器得到轨对轨输出电压。基于SMIC 0.18μm CMOS工艺进行了版图设计,并使用SPECTRE软件在不同工艺角、温度和电源电压下对电路进行了仿真。结果表明,该电路在TT工艺角下的比较精度为100 nA,平均功耗为85.53μW,延迟为2.55 ns,适合应用于高精度、低功耗电流型集成电路中。     

一种占空比可调的高速电平转换电路

提出一种占空比可调的高速电平转换电路,能够将频率高达1.33 GHz的低电压域信号提升至高电压域输出。在传统电平转换电路的基础上,增加了占空比调节电路,使得电路工作在不同I/O域时,通过调整接入的PMOS管数量来间接调整控制管的宽长比,进而实现占空比可调。增加了快速响应电路,引入首尾相接的反相器组,通过正反馈功能,加速实现电平转换。基于Global Foundry 14 nm CMOS工艺进行电路设计,采用SPECTRE软件进行仿真。仿真结果表明,该电路能够实现从0.9 V核心电压到2.5 V I/O电压的稳定转换,传播延时为225 ps,占空比为49.63%。当高电压域电压变换为1.8 V后,通过占空比调节电路,使占空比仍可保持在50%左右。     

LDMOS低功耗自恢复电平移位电路设计

设计了一个新型的薄栅氧、低功耗、自恢复的电平移位栅电压控制电路.在20V工作电压下,n沟道和p沟道LDMOS高压器件的栅源电压Vgs分别保持在±5V.当一个选址周期结束后,电路能自动复位而不需增加任何复位器件和电路.该电路为高低压兼容,采用标准0.5μmCMOS-LDMOS兼容工艺制造,可用于OLED显示的驱动控制.     

LDMOS低功耗自恢复电平移位电路设计

设计了一个新型的薄栅氧、低功耗、自恢复的电平移位栅电压控制电路. 在20V工作电压下,n沟道和p沟道LDMOS高压器件的栅源电压Vgs分别保持在±5V. 当一个选址周期结束后,电路能自动复位而不需增加任何复位器件和电路. 该电路为高低压兼容,采用标准0.5μm CMOS-LDMOS兼容工艺制造,可用于OLED显示的驱动控制.     

一种高dV/dt噪声抑制的电平位移电路设计

在半桥栅驱电路中,低压域PWM控制信号需要通过电平位移电路来转换成高边浮动电压域的PWM控制信号,从而打开或关断上桥臂功率管。浮动电源轨的快速浮动会带来dV/dt噪声,影响电平位移电路信号传输的可靠性。文章在电平位移电路中分别设计了防止误关断辅助电路和防止误开启辅助电路。防止误关断辅助电路在上桥臂开启状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持高电平状态,防止上桥臂功率管被误关断;防止误开启辅助电路在上桥臂关断状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持低电平状态,防止上桥臂功率管被误开启。基于0.18μm BCD工艺进行仿真验证,所设计的电平位移电路开通传输延时仅为1.2 ns,具备100 V/ns的dV/dt噪声抑制能力。     

基于高次谐波体声波谐振器的微波振荡器设计

基于高次谐波体声波谐振器(HBAR)的高品质因数(Q)值和多模谐振特性,设计了Colpitts和Pierce两种形式的微波振荡器。采用HBAR与LC元件组成谐振回路的方法,与放大电路构成反馈环路直接基频输出微波频段信号。Colpitts振荡器输出信号频率为980 MHz,信号输出功率为-4.92dBm,信号相位噪声达-119.64dBc/Hz@10kHz;Pierce振荡电路输出信号频率达到2.962GHz,信号输出功率为-9.77dBm,信号相位噪声达-112.30dBc/Hz@10kHz。     

一种高精度高稳定性锯齿波振荡器的设计

设计了一种应用于DC/DC开关电源管理芯片的锯齿波振荡器,该电路利用内部基准电流源产生的电流对电容进行充放电,使得产生的锯齿波信号随电源电压和温度的变化较小,采用迟滞技术提高了锯齿波信号幅值.采用基于CSMC的0.5μmCMOS 工艺进行仿真.结果表明,该电路产生的振荡频率为5MHz,信号幅值为0-3V,电源电压在2....     

基于EWB的可编程调频微型电动机三相方波变流电源设计

随着现代电力电子装置,电气设备的快速发展,使得驱动电源得到进一步的发展,本文设计了一种转换效率、对称性以及稳定度等特性都比较好的数字式三相方波变流电源。所设计电源将石英晶体谐振器作为产生高频的方波信号的高频振荡器,然后用可编程的思想进行分频,再环形分配,处理成所需要的频率数值,最后通过运算放大器以满足输出电压,输出功率的要求,并且同模拟振荡式相比,它的频率稳定度要高很多。根据设计的三相方波变流电源的模型在电子工作平台EWB中进行搭建,对数字式三相方波变流电源的波形、输出电压、输出电流等进行仿真研究,通过对仿真结果分析可以验证其设计方案的准确性和可行性,这为以后搭建三相方波变流电源的硬件电路提供了一定的理论依据。     

一种高频低相噪晶体振荡器电路的设计

从李森模型出发,以100 MHz振荡器为例,详细介绍了一种高频低相噪晶体振荡器电路的设计思想和指导原则。考虑了振荡器中的几个关键电路的选用,并给出了电路原理图。采用ANSOFT SERENADE8.7进行计算机仿真得出电路的频谱、波形和相位噪声曲线图,并将其优化。根据仿真结果做出实际的电路,得出实测相位噪声为-154.97 dBc/Hz@kHz-、164.17 dBc/Hz@10 kHz。可以看出,该电路在低相噪方面有一定的特点。     

一种用于开关电源中的双极型高频振荡器

文章提出了一种基于2μm双极型工艺设计、应用于DC/DC开关电源中的高频振荡电路.该模块产生时钟信号,该时钟信号的频率可以随着负载和电源电压的变化而变化.我们用Cadence Spectre仿真工具对电路的工作状态进行仿真,结果表明该电路在宽电源输入和高、低温范围内都具有良好的性能.本振荡电路不但功能良好,而且结构简单...     

Nonlinear Shaping SC Oscillator With Enhanced Linearity

A nonlinear shaping technique for a switched-capacitor (SC) bandpass filter (BPF) based oscillator yielding enhanced linearity is presented. Usually, for an SC oscillator consisting of a BPF and a two-level comparator, the linearity can only be improved by increasing the quality factor (-factor) of the BPF. This paper proposes an efficient way to improve the linearity of SC BPF-based oscillators. In particular, by replacing the conventional two-level comparator by a sound multilevel comparator, a nonlinear shaping of the signal at the output of the comparator causes a significant improvement in linearity. To illustrate the effectiveness of the proposed technique, one conventional SC BPF-based oscillator and the proposed oscillator have been designed and fabricated in a standard 0.35- CMOS technology. Each oscillator was designed to operate from a 1.65 V supply voltage and a master clock frequency of 80 MHz. The oscillation frequency is 10 MHz and the -factor of the BPF is 10. Experimental results demonstrate that the proposed scheme improves the third-order harmonic distortion by 20 dB with respect to the conventional SC BPF-based oscillator.     

一种高性能时钟晶体振荡器电路设计

设计了一种用于时钟芯片的Pierce晶体振荡器,通过对传统结构的改进,增加了振幅控制结构和输出频率校准电路,提高了输出频率、振幅的稳定性和输出频率的精度,降低了功耗。同时对电路的工作原理进行了理论分析,电路采用CSMC 0.5 μm-5 V CMOS工艺实现,通过仿真结果验证,显示该设计达到了技术指标要求。     

V-Band GaAs pHEMT Cross-Coupled Sub-Harmonic Oscillator

A$V$-band cross-coupled sub-harmonic injection-locked oscillator has been designed and fabricated using 0.15-$mu$m GaAs pHMET technology. Based on the known harmonic injecting circuit topology, this oscillator was designed by a differential output approach, a low-$Q$microstrip-line resonator, and a current mirror, which has a free-running oscillation frequency around 60GHz with a tuning range of 2.5GHz (from 57.8GHz to 60.3GHz). The maximum single-end output power is 3.8dBm with a dc dissipation of 225mW under a$-$3V supply voltage. Within the input matching network for second (30GHz) and fourth (15GHz) sub-harmonic signals injection, it demonstrates the maximum locking ranges close to 120MHz and 30MHz, respectively.     

一种伪差分两级环形振荡器的设计

设计了一种伪差分两级环形振荡器,可为锁相环提供8 GHz四相位正交时钟。通过分析耦合两级环形振荡线性模型,对四级环形振荡结构进行优化,提出了伪差分两级环形振荡结构。基于单级缓冲器的开环分析,可对振荡器的输出频率进行精准估算,并判断振荡情况。采用65 nm CMOS工艺进行设计与仿真。结果表明,在1.2 V电压下,振荡器的功耗为6.9 mW,1 MHz频率处的相位噪声为－82.104 5 dB,满足高速SerDes接口的设计要求。     

一种钽酸锂压控振荡器的设计与实现

该文使用具有低电容比、宽调谐范围的钽酸锂晶体设计了一巴特勒共基低相位噪声压控振荡器,此设计在寻求高有载品质因数QL的同时保持了振荡器的输出功率。使用的钽酸锂晶体的无载品质因数Q0约为1.24×103,其频率为10.727MHz。设计出的巴特勒振荡器QL≈33%Q0,输出功率约为11dBm。不加压控的情况下,实际测得该振荡器的相位噪声结果为-85dBc/Hz@10 Hz和-145dBc/Hz@1kHz。在此基础上,增加一变容二极管作为压控元件设计了钽酸锂压控振荡器,在2~10 V范围内,测得控制电压压控斜率约为86.6×10-6/V,相位噪声测试结果优于-82dBc/Hz@10Hz和-142dBc/Hz@1kHz,实现了具有宽调谐范围的低相位噪声钽酸锂振荡器的设计。