商用0.18μm CMOS工艺抗总剂量辐射性能研究

对国内标准商用0.18μm工艺MOSFET和电路进行总剂量效应研究。其STI隔离区域二氧化硅在总剂量达到50k rad(Si)时,端口3.3 V NMOS晶体管漏电达到了10-9A级,达到100k rad(Si)以上时,内核1.8 V NMOS晶体管出现场区漏电。通过电路总剂量辐照试验,表明NMOS晶体管是薄弱点。需要开发STI场区总剂量加固技术,以满足抗辐射电路研制要求。     

总剂量加固对SOINMOS器件抗辐射特性的影响

采用埋层改性工艺对部分耗尽SOI NMOS器件进行总剂量加固,通过测试器件在辐射前后的电学性能研究加固对SOI NMOS器件抗辐射特性的影响。加固在埋氧层中引入电子陷阱,辐射前在正负背栅压扫描时,电子陷阱可以释放和俘获电子,导致背栅阈值电压产生漂移,漂移大小与引入电子陷阱的量有关。通过加固可以有效提高器件的抗总剂量辐射特性,电子陷阱的量对器件的抗辐射性能具有显著影响。     

0.8μm SOI CMOS抗辐射加固工艺辐射效应研究

采用抗辐射0.8μm SOI CMOS加固技术,研制了抗辐射SOI CMOS器件和电路。利用Co60γ射线源对器件和电路的总剂量辐射效应进行了研究。对比抗辐射加固工艺前后器件的Id-Vg曲线以及前栅、背栅阈值随辐射总剂量的变化关系,得到1 Mrad(Si)总剂量辐射下器件前栅阈值电压漂移小于0.15 V。最后对加固和非加固的电路静态电流、动态电流、功能随辐射总剂量的变化情况进行了研究,结果表明抗辐射加固工艺制造的电路抗总剂量辐射性能达到500 krad(Si)。     

栅氧化方式对NMOS器件总剂量电离效应的影响

基于抗辐射0.6μm CMOS工艺,对5 V/20 V&LV/HV NMOS器件进行了总剂量加固结构设计,并采用叠栅氧工艺成功制备了抗总剂量能力≥500 krad(Si)高低压兼容的NMOS器件。重点研究了不同的栅氧化工艺对NMOS器件总剂量辐射电离效应的影响作用。研究发现,在抗总剂量电离能力方面,湿法氧化工艺优于干法氧化工艺:即当栅氧厚度小于12.5 nm时,LVNMOS器件因总剂量电离效应引起的阈值电压漂移ΔV_(tn)受栅氧化方式的影响甚小;当栅氧厚度为26 nm时,HVNMOS器件因总剂量电离效应引起的阈值电压漂移ΔVtn受栅氧化方式及工艺温度的影响显著。在500 krad(Si)条件下,采用850℃湿氧+900℃干氧化方式的HVNMOS器件阈值电压漂移ΔV_(tn)比采用800℃湿氧氧化方式的高2倍左右。     

抗辐射0.18μm NMOS器件热载流子效应研究

基于0.18μm CMOS工艺开发了抗总剂量辐射加固技术,制备的1.8 V NMOS器件常态性能良好,器件在500 krad(Si)剂量点时,阈值电压与关态漏电流无明显变化。研究器件的热载流子效应,采用体电流Isub/漏电流Id模型评估器件的HCI寿命,寿命达到5.75年,满足在1.1 Vdd电压下工作寿命大于0.2年的规范要求。探索总剂量辐射效应与热载流子效应的耦合作用,对比辐照与非辐照器件的热载流子损伤,器件经辐照并退火后,受到的热载流子影响变弱。评估加固工艺对器件HCI可靠性的影响,结果表明场区总剂量加固工艺并不会造成热载流子损伤加剧的问题。     

集成电路总剂量加固技术的研究进展

对集成电路总剂量加固技术的研究进展进行了分析。集成电路技术在材料、器件结构、版图设计及系统结构方面的革新,促进了总剂量加固技术的发展。新的总剂量加固技术提高了集成电路的抗总剂量能力,延长了电子系统在辐射环境下的使用寿命。文中总结了近年来提出的新型的总剂量抗辐射加固技术,如采用Ag-Ge-S、单壁碳纳米管材料(SWCNT)、绝缘体上漏/源(DSOI)器件结构、八边形的门(OCTO)版图、备用偏置三模块冗余(ABTMR)系统等加固方法,显著提高了器件或电子系统的总剂量抗辐射能力。研究结果有助于建立完整的总剂量加固体系,提升抗辐射指标,对促进总剂量加固技术的快速发展具有一定的参考价值。     

抗总剂量Boost型 DC-DC转换器设计

采用设计加固方法,基于标准商业0.35微米CMOS工艺,设计了抗总剂量Boost型 DC-DC转换器芯片。从系统设计角度出发,综合采用了同步整流、高开关频率、自适应动态斜坡补偿等技术提高DC-DC转换器性能和抗辐照能力;分别从电路级和器件级对转换器进行了加固设计。考虑DC-DC转换器总剂量效应,电路级加固分别从模拟电路加固和数字电路加固着手;提高环路稳定裕度,有效的提高转换器反馈环路的抗总剂量能力。为有效的降低场区辐射寄生漏电,器件级采取的加固措施是转换器的控制部分MOS管采用H栅实现,输出功率MOS管采用环形栅实现。辐照实验结果表明,设计的抗总剂量Boost型 DC-DC转换器在总剂量超过120 krad (Si )后才出现功能失效,而非加固的电路在总剂量超过80 krad (Si )后才出现功能失效;加固电路的辐照后电流明显小于非加固电路;加固电路的辐照后效率也高于非加固电路。     

总剂量辐射对0.5μm部分耗尽SOI CMOS器件的影响

介绍了基于SIMOX SOI晶圆的0.5μm PD SOI CMOS器件的抗总剂量辐射性能。通过CMOS晶体管的阈值电压漂移,泄漏电流和32位DSP电路静态电流随总剂量辐射从0增加到500 krad(Si)的变化来表现该工艺技术的抗电离总剂量辐射能力。对于H型(无场区边缘)NMOS晶体管,前栅阈值电压漂移小于0.1 V;对于H型PMOS晶体管,前栅阈值电压漂移小于0.15 V;未发现由辐射引起的显著漏电。32位DSP电路在500 krad(Si)范围内,静态电流小于1 m A。通过实验数据表明,在较高剂量辐射条件下,利用该工艺制造的ASIC电路拥有良好的抗总剂量辐射性能。     

磷离子注入对部分耗尽SOI MOS总剂量背栅效应的影响

本文研究了背栅磷离子注入加固技术对部分耗尽绝缘体上硅（silicon-on-insulator, SOI）MOS器件抗总剂量辐射性能提升的机理。认为可以对背栅沟道处进行磷离子注入,改变界面处的离子浓度分布,通过引入电子陷阱,抵消背栅界面陷阱俘获正电荷,从而改善背栅效应,提高器件的抗辐射性能。通过用高浓度磷离子对部分耗尽SOI NMOS器件背栅进行离子注入,大大减小了器件的背栅效应,实验器件的抗辐射能力能够达到1M rad（Si）。     

一种基于ARCT的抗辐射加固器件结构设计

本文在探索半导体器件辐射损伤效应与机理的基础上,研究了通过器件的优化设计达到抗辐射加固性能要求的有效方法.基于0.18μmCMOS工艺条件,利用DVINCI三维器件模拟软件,建立了具有较好抗辐射性能的FD-SOI/MOSFET器件的加固模型,并提出了一种新型有源区裁剪(ARC)的双多晶硅栅结构晶体管.通过模拟辐射环境下器件的工作情况,证明该种结构具有很强的抗总剂量辐射的能力.