多核系统中提升启动速度之策略

快速启动能力是衡量产品性能的一个重要指标。针对应用越来越广泛的多内核处理器,从优化启动流程、改进模块的加载和初始化、设计内核间通信机制等方面,介绍了缩短启动时间的一些经验,特别是启动任务的分配、串行执行到并行执行的转变、内存的分阶段初始化、PCIe总线的快速初始化等技巧。实际测试表明,新策略不仅有效地缩短了启动时间,而且具有易移植、可扩展等优点。     

甲骨文公司多内核授权模式发生变化

甲骨文公司将对其多内核处理器软件的授权模式进 行修改,具体而言,将把多内核处理器中的每个处理内核 看作是0．75个处理器,而早些时候,该公司的立场是,用 户必须为每个内核购买独立的授权协议。新政策惟一的例 外是Oracle Standard Edition One,它适用于单处理器服 务器,只要处理器的内核数量不超过2个,将仍然按单处 理器的标准收取授权费用。     

一种新的触摸屏技术将使触摸屏亮度更高、结构更简单

多内核处理器现在已经稳稳占据了主流位置,美国秋季处理器论坛的第 一天,处理器制造商展示了5种即将推出的多内核处理器。但是微软官员认 为,许多软件开发者并没有为多内核时代作好准备。 在In-Stat/MDR主办的秋季处理器论坛上,微软软件架构师Herb Sutter 说:“我来自软件的世界,我们需要谈一谈。”(台下听众主要来自和硬件相     

一种异构多核处理器嵌入式实时操作系统构架设计

由于异构多核处理器和多处理器系统及同构多核处理器的构架存在很大差别,应用于多处理器系统的分布式结构以及应用于同构多核系统的主从式结构操作系统不能解决异构多核处理器的实时调度和效率问题。对异构多核处理器的特点及发展趋势进行了研究,提出了一种适用异构多核处理器的多主模式实时操作系统构架。这种构架将通信总线中的多主模式引入多核操作系统构架中,采用对称式结构及组件模式设计操作系统模型,使多核处理器中每个内核都可以作为主核实现对资源、任务的实时管理,提高系统性能,同时可以解决主从式操作系统存在的由于处理器核增多而带来的主内核不能满足系统性能要求的瓶颈问题。通过这种单一构架模型可以进行灵活配置,以适应不同结构及功能要求的处理器内核,降低操作系统开发难度。     

飞思卡尔推出QorIQ通信平台 首款八核微处理器行业最高标准

飞思卡尔半导体推出QorIQP4080多核处理器,一个旨在为嵌入式多核空间中的性能、功效和编程性设定新标准的非常先进的八核通信处理器。P4080多核处理器是飞思卡尔新QorIQ平台的标志性成员,基于45nm处理技术。它集成了增强的PowerArchitecture内核、三级缓存分层、创新CoreNet片上结构和数据路径加速,可在最大30W的功率电路内提供卓著性能。QorIQ P4080能够并行处理控制平面、数据平面和应用层的处理任务,它非常适合于联网、电信、工业、军事和航天领域的一些应用,如交换机、企业和服务提供商路由器、接入和媒体网关、基站控制器、无线网络控制器(RNC)和通用嵌入式计算系统。实现卓越性能的架构要点P4080SoC内置8个增强型Power Architecturee500mc内核,目标直指1.5GHz的最高频率。每个内核都有其自己的专用128KB L2后端缓存,并能够接入2MB共享前端L3缓存。完全的处理器独立性(包括启动和重置各单个e500mc内核的能力)是该器件最显著的特征。内核可以作为8个对称多处理(SMP)内核或8个完全不对称多处理(AMP)内核,也可以SMP和AMP组的组合且以不同...     

走近多内核

多内核,仿佛是一夜间升起的“新星”,成为了当前IT市场的焦点。对于服务器领域而言,多内核已经成为下一代微处理器的趋势。几乎所有的主要处理器制造商,都表示将推出多内核处理器。而有些厂商则已经推出了这种处理器产品。例如,IBM已经推出了Power4和Power5两个系列的双内核处理器。按照规划,英特尔和AMD的双内核处理器也将在明年推出。那么,究竟什么是多内核技术呢?它究竟会给IT市场带来什么变化呢?本期《服务器》,们将带您走近多内核。     

可以同时支持4个线程 双核处理器首发桌面

英特尔已推出了其首个双内核处理器架构平台,其中包括奔腾处理器至尊版8403.2GHz和英特尔955X高速芯片组。据悉,该处理器支持EM64T技术,超线程技术,并拥有2MB二级缓存(每个内核1MB),其前端总线速率为800MHz。以千枚批发时,奔腾处理器至尊版840的单价为999美元,英特尔955X高速芯片组的单价为50美元。双内核和多内核处理器设计用于在单处理器中容纳两个或多个完整执行内核,以支持同时管理多项活动。而超线程技术能够使一枚处理器内核发挥两枚逻辑处理器的作用。因此当与该技术结合使用时,奔腾处理器至尊版840可通过充分利用以前可能会被…     

Enea推出用于Cavium OCTEON系列多核处理器的裸机性能工具

Enea与Cavium,Inc．宣布Enea裸机性能（BMP）工具将支持Cavium OCTEON多核处理器。IP封包处理市场正在迅猛发展,涉及的应用领域涵盖网络设备、电信基础设施（4GLTE）、安全服务和数据中心等。CaviumOCTEON多核处理器支持大量通用物理内核,其中每一个内核都可运行Linux或Cavium Simple Executive等“裸机平台”,这样处理器内核就能在“运行至完成”模式中工作,     

飞思卡尔推出QorIQ通信平台首款八核微处理器行业最高标准

<正> 飞思卡尔半导体推出 QorIQ P4080多核处理器——一个旨在为嵌入式多核空间中的性能、功效和编程性设定新标准的非常先进的八核通信处理器。P4080多核处理器是飞思卡尔新 QorIQ 平台的标志性成员,基于45纳米处理技术。它集成了增强的 PowerArchitecture~(TM)内核、三级缓存分层、创新 CoreNet~(TM)片上结构和数据路径加速,可在最大30W 的功率电路内提供     

研发动态

英特尔披露80个内核处理器技术细节继2006年完成从标准处理器向双内核和四内核处理器设计的发展之后,英特尔研究人员制作了一种80个内核的处理器.这种处理器可提供每秒1万亿次浮点运算(1Teraflop)以上的浮点运算性能.据报道,这种处理器在一个275平方毫米、指甲盖大小的芯片上配     

基于可信密码模块的SoC可信启动框架模型

为满足嵌入式终端对信息安全的要求,设计了基于可信密码模块的SoC可信启动框架。该框架的特点在于对引导程序U-boot做功能上的分割,且存储在不同的非易失性存储器中,并增设了通信模块,使之在操作系统启动之前就具有发送和接收文件的功能。将引导程序的各部分与操作系统核心文件均作为可信实体,发送至可信密码模块进行完整性度量,若度量成功则可信密码模块返回下一阶段的启动信号并在其本地存储器中保存可信实体;若度量失败则禁止启动。实验结果表明,该框架是可行、有效的,可以满足现今嵌入式终端在信息安全方面的需要。     

Godson-3: A Scalable Multicore RISC Processor with x86 Emulation

The Godson-3 microprocessor aims at high-throughput server applications, high-performance scientific computing, and high-end embedded applications. It offers a scalable network on chip, hardware support for x86 emulation, and a reconfigurable architecture. The four-core Godson-3 chip is fabricated with 65-nm CMOS technology. Eight- and 16-core Godson-3 chips are in development.     

一种可在线更新程序的DSP自举模块

针对现有DSP自举模块普遍存在程序代码更新不便的缺陷,提出了一种可便捷高效地在线更新用户应用程序代码的DSP自举模块。该模块由基于LabVIEW的图形用户界面(GUI)软件与C8051F340单片机构成。GUI软件完成DSP应用程序代码的格式转换,并通过USB将转换完成的程序代码传送给C8051F340。C8051F340通过其片上USB外设接收DSP程序代码并存储于片上FLASH中,同时借助标准串行总线控制DSP完成应用程序代码的自举操作。该模块采用在线方式,可一键实现DSP应用程序代码的更新升级与自举操作。实验结果表明了该模块的有效性。     

Sparse matrix–vector multiplication on the Single-Chip Cloud Computer many-core processor

The microprocessor industry has responded to memory, power and ILP walls by turning to many-core processors, increasing parallelism as the primary method to improve processor performance. These processors are expected to consist of tens or even hundreds of cores. One of these future processors is the 48-core experimental processor Single-Chip Cloud Computer (SCC). The SCC was created by Intel Labs as a platform for many-core software research.     

基于嵌入式微处理器的VxWorks系统移植*

提出一种以嵌入式微处理器为核心,移植VxWorks操作系统的方法.通过对VxWorks输入/输出系统的分析以及中断处理和异常处理过程的研究,设计了相应的外围器件,成功实现了VxWorks操作系统的移植.     

基于S5PV210的U-boot分析与移植

介绍嵌入式系统开发中功能强大、稳定可靠的引导装载程序(Bootloader)在基于CotexA8微处理器的S5PV210上的移植.详细叙述包括启动流程、移植分析与移植步骤,并且实现包括内核装载、ysffs2根文件系统加载等功能.最后利用写入U-Boot启动参数自行通过TFTP方式装载内核和NFS方式加载根文件系统,最终启动嵌入式Linux系统,证实了所移植的U-Boot在处理器S5PV210上引导启动Linux的可行性.     

TMS320C6670的无线基带信号处理系统设计

设计了一种基于TMS320C6670多核DSP处理器的无线基带信号处理系统。该系统主要由系统时钟电路模块、数据存储模块、程序引导模块、数据传输模块和基于DSP器件的数据处理模块组成。叙述了各个系统模块的工作原理,并分别从硬件结构、软件流程两个主要环节对系统的实现过程进行了深入说明,并将实际数据输入处理系统,经过系统处理后输出到计算机。     

无线传感器网络与TD-SCDMA接入网关的设计与实现

根据目前无线传感器网络的发展趋势以及3G网络的大面积推广,本文将嵌入式技术、无线传感器网络、TD-SCDMA通信技术有机结合,选用基于32位ARM9核的S3C2440嵌入式微处理为核心,移植Linux操作系统,设计完成了WSN/TD-SCDMA网关,并应用多个无线传感器节点进行组网测试。测试结果验证了网关功能的完备性,实现了无线传感器网络与TD-SCDMA网络的信息接入与共享。     

基于ARM9的双CAN总线通信系统的设计

介绍了一种基于ARM9内核微处理器的双路CAN总线通信系统的设计和实现。详细论述了系统的总体结构、部分硬件的设计,并叙述了系统嵌入式软件的设计,包括启动引导代码U-boot、嵌入式Linux-2.4.18操作系统内核、文件系统以及用户应用管理软件四个部分。     

U-Boot在mini2440平台上的移植过程分析

引导加载程序是嵌入式系统开发的重要环节,它使得操作系统和硬件平台联系起来,对嵌入式系统的后继软件开发十分重要。为此,介绍了当前嵌入式开发中功能强大、稳定可靠的引导加载程序U-Boot的目录结构、启动流程及其移植的思路和引导内核的方法;给出了移植Uboot-2010-06到ARM微处理器S3C2440上所需操作环境的搭建,具体代码的修改,具体参数的设置,以及所需的操作命令等要点。最后将编译生成的U-Boot.bin文件下载到ARM微处理器S3C2440上,测试显示,U-Boot可以达到设计的功能要求并能够稳定运行,而且通过对其进行正确的配置可以引导内核。