采用多输入浮栅MOS器件的四值编-译码电路设计

提出一种采用多输入浮栅MOS管设计具有可控阈值功能的电压型多值逻辑电路的方法.对每个浮栅MOS管的逻辑功能均采用传输开关运算予以表示以实现有效综合。在此基础上提出了一种新的电压型多输入浮栅MOS四值编码器和译码器设计。所提出的电路在结构上得到了非常明显的简化,并可采用标准的双层多晶硅CMOS工艺予以实现。此外,这些电路具有逻辑摆幅完整、延迟小等特点。采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性。     

基于多值逻辑方法的二值神经元MOS电路设计技术

提出一种通过引入多值求和信号指导设计二值神经元MOS电路的方法.对每个神经元MOS管的逻辑功能均采用传输开关运算予以表示.在此基础上设计了实现常用二变量逻辑函数的神经元MOS电路和全加器等电路.采用所提出的方法综合得到的电路结构十分简单,而且很容易确定各耦合电容之间的取值比例.设计结果同时表明,利用浮栅电压信号易于实现求和的优点,通过引人求和辅助变量可显著简化对电路的综合过程.采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性.     

基于多值逻辑方法的二值神经元MOS电路设计技术

提出一种通过引入多值求和信号指导设计二值神经元MOS电路的方法.对每个神经元MOS管的逻辑功能均采用传输开关运算予以表示.在此基础上设计了实现常用二变量逻辑函数的神经元MOS电路和全加器等电路.采用所提出的方法综合得到的电路结构十分简单,而且很容易确定各耦合电容之间的取值比例.设计结果同时表明,利用浮栅电压信号易于实现求和的优点,通过引人求和辅助变量可显著简化对电路的综合过程.采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性.     

钟控神经MOS管的改进及其在多值电路中的应用

首先对钟控神经MOS管进行研究,提出了相应的改进方法.然后采用此改进的钟控神经MOS管设计了一种新型多值触发器.与传统的触发器相比较,此多值触发器具有结构简单、速度快、功耗低等特点;而且无需改变电路结构就可实现不同基的多值触发器.PSPICE模拟证明了所设计的电路具有正确的逻辑功能.     

新型浮栅MOS单管动态比较器设计

提出一种新型浮栅MOS单管动态比较器的电路结构。以浮栅MOS单管为核心,根据浮栅电荷的保持特性,在时钟控制下,两个电压分时地输入浮栅MOS管从而引起浮栅电位变化,相对变化后的浮栅电位决定着比较管的再通断,使预充电的输出电容与源极电容重新分配电荷,通过输出电容上电压是否发生变化来反映比较结果。单管比较避免差分对管由于工艺偏差所引起的输入失调问题,而且以浮栅偏置抵消MOS管的阈值。采用charted0.35μmCMOS工艺设计电路,面积约为0.003mm2,经前、后仿真和流片测试,结果表明,电路功能正确。并且在3.3V电源电压下、比较时间为0.4μs时,平均功耗为2.8mW。     

一种单锁存器CMOS三值D型边沿触发器设计

提出了一种只使用单个锁存器的CMOS三值D型边沿触发器设计.该电路是通过时钟信号的上升沿后产生的窄脉冲使锁存器瞬时导通完成取样求值.所提出的电路较之以往设计具有更为简单的结构,三值双轨输出时仅需24个MOS管.计算机模拟结果验证了所提出的触发器具有正确的逻辑功能、良好的瞬态特性和更低的功耗.此外,该设计结构极易推广至基值更高的多值边沿触发器的设计.     

三值双传输管电路的通用综合方法

提出采用双传管逻辑设计三值电路的方法,对每个MOS管的逻辑功能均采用传输运算予以表示以实现有效综合.建立了三值双传输管电路的反演法则和对偶法则.新提出的三值双传输管逻辑电路具有完全基于标准CMOS工艺,无需对MOS管作任何阈值调整,结构简单、规则,输入信号负载对称性好,逻辑摆幅完整以及无直流功耗等特点.采用TSMC 0.25μm工艺参数和最高电压为3V的HSPICE模拟结果验证了所提出综合方法的正确性.     

基于SET/MOS混合结构的译码器电路的设计

基于SET的I-V特性以及SET与MOS管互补的特性,以MOS管的逻辑电路为设计思想,首先提出了一个SET/MOS混合结构的反相器,进而推出或非门电路,并最终实现了一个唯一地址译码器.通过SET和MOS管两者的混合构建的电路与纯SET实现的电路相比,电路的带负载能力增强;与纯MOS晶体管实现的电路相比,电路同样仅需要单电源供电,且元器件数目得到了减少,电路的静态功耗大大降低.仿真结果验证了电路设计的正确性.     

三值双传输管电路的通用综合方法

提出采用双传管逻辑设计三值电路的方法,对每个MOS管的逻辑功能均采用传输运算予以表示以实现有效综合.建立了三值双传输管电路的反演法则和对偶法则.新提出的三值双传输管逻辑电路具有完全基于标准CMOS工艺,无需对MOS管作任何阈值调整,结构简单、规则,输入信号负载对称性好,逻辑摆幅完整以及无直流功耗等特点.采用TSMC 0.25μm工艺参数和最高电压为3V的HSPICE模拟结果验证了所提出综合方法的正确性.     

基于RT器件的三值与非门、或非门电路设计

共振隧穿（resonant tunnel,RT）器件本身所具有的微分负阻（negative differential resistance,NDR）特性使其成为天然的多值器件，文中利用RT器件的负阻特性,以开关序列原理为指导,设计了基于RT电路的开关模型,实现了更为简单的三值RT与非门和或非门电路,并利用MOS网络模型,通过SPICE软件仿真验证了所设计电路的正确性，该设计思想可推广到更高值的多值电路设计中。     

High-speed CMOS demultiplexer with redundant multi-valued logic

This paper describes an 11-Gb/s CMOS demultiplexer with redundant multi-valued logic. The proposed circuit receives serial binary data which is converted to parallel redundant multi-valued data. The converted data are reconverted to parallel binary data. By the redundant multi-valued data conversion, the redundant multi-valued logic makes it possible to achieve higher operating speeds than that of a conventional binary logic. The implemented demultiplexer consists of eight integrators. The circuit is designed with a 0.35?µm standard CMOS process. The validity and effectiveness are verified through HSPICE simulation. The demultiplexer is achieved to the maximum data rate of 11-Gb/s and the average power consumption of 69.43?mW. This circuit is expected to operate at a higher speed than 11-Gb/s in the deep-submicron process of the high operating frequency.     

三值钟控绝热静态随机存储器设计

通过对多值逻辑、绝热电路和三值SRAM结构的研究,提出一种新颖的三值钟控绝热静态随机存储器(SRAM)的设计方案。该方案利用NMOS管的自举效应,以绝热方式对SRAM的行列地址译码器、存储单元、敏感放大器等进行充放电,有效恢复储存在字线、位线、行列地址译码器等大开关电容上的电荷,实现三值信号的读出写入和能量回收。PSPICE模拟结果表明,所设计的三值钟控绝热SRAM具有正确的逻辑功能和低功耗特性,在相同的参数和输入信号情况下,与三值常规SRAM相比,节约功耗达68%。     

Design of ternary clocked adiabatic static random access memory

Based on multi-valued logic,adiabatic circuits and the structure of ternary static random access memory (SRAM),a design scheme of a novel ternary clocked adiabatic SRAM is presented.The scheme adopts bootstrapped NMOS transistors,and an address decoder,a storage cell and a sense amplifier are charged and discharged in the adiabatic way,so the charges stored in the large switch capacitance of word lines,bit lines and the address decoder can be effectively restored to achieve energy recovery during reading and writing of ternary signals.The PSPICE simulation results indicate that the ternary clocked adiabatic SRAM has a correct logic function and low power consumption.Compared with ternary conventional SRAM,the average power consumption of the ternary adiabatic SRAM saves up to 68%in the same conditions.     

多值逻辑基本运算的神经网络实现

多层感知器神经网络是典型的人工神经网络模型。算后，将其推广到多值逻辑。根据感知器神经元的分类特点，系统中的基本运算，从而也实现了任意三值逻辑函数。本文在分析二值感知器神经网络实现二值数字逻辑运采用三层前向稳健感知器神经网络实现了三值格代数。     

基于多值逻辑的模糊逻辑函数分析与综合

本文首先提出了模糊逻辑和多值逻辑的相似性，并从开关信号理论出发建立了多值逻辑阈运算和模糊函数取值区间有限等级的对应关系，进而提出了利用多值逻辑阈运算实现模糊逻辑函数分析与综合的算法，并用该算法对几个模糊逻辑函数实例进行了分析与综合，实例操作表明，该算法具有操作简单，规范，方便快捷的特点，是分析和综合模糊逻辑函数的有效方法。     

基于随机集理论和多进制粒子群算法的多用户检测

在移动多址通信系统中,活跃用户个数及其参数随时间不断变化.多用户检测中常假定接收方已知活跃用户数,一般为系统所能容纳的最大用户个数.由于某些时刻某些用户处于休眠状态,此情况下传统方法性能很差.该文采用随机集合模型拟合DS-CDMA和MC-CDMA系统中活跃用户时变情况,为解决计算量随用户数指数上升的问题,提出多进制粒子群算法与随机集相结合的检测方法.仿真结果表明,该文提出的多用户检测方法性能优于常规多用户检测方法.     

A dynamic reconfiguration scheme for mega bit Static Random Access Memories

The objective of this paper is to present a novel dynamic reconfiguration scheme for mega bit Static Random Access Memories (SRAMs). Most of the conventional reconfiguration methods are implemented using two-way switching elements. The proposed scheme is based on on-chip word failure detection and reconfiguration to spare word cell using multi-valued logic elements. The physical concept of the dynamic reconfiguration scheme and implementation details are discussed. Based on the SRAM dynamic reconfiguration implementation a reliability model is develoed. Dyanamic reconfiguration scheme reliability comparisons with other existing methods are presented. The advantages of the proposed dyanamic reconfiguration scheme are highlighted.     

一种在二值计算机上实现多值逻辑运算的方法

分析了在二值计算机上实现多值逻辑运算与多值逻辑表示方法的关系，在此基础上，给出一种特殊多值逻辑值的二进制编码，并提出一种在二值计算机上建立起完备的多值逻辑运算集的方法，从而实现了在二值计算机上有效地解决实际多值逻辑问题。     

多值逻辑学习控制

本文提出一种由多个既关联又独立的子网络构成的用于逼近非线性函数的多值学习网络（ＫＬＮ），并在此基础上，研究了具有自学习功能的多值逻辑控制。网络运算主要为整数的加法和逻辑判断。仿真结果表明，基于ＫＬＮ的多值逻辑控制系统对复杂非线性系统具有良好的学习控制性能，且具有计算简单和省时的特点。