基于SS序列集成电路布线技术

集成电路(IC)是在半导体基片上形成的完整的电子线路。当前芯片里的电路与系统日趋复杂,超大规模集成电路(VLSI)设计技术水平也在逐渐提高。VLSI设计中一般采用分级设计的方法。布图设计过程是整个VLSI分级设计中非常关键的步骤之一。基于Single-Sequence的集成电路布图就是在SS编解码的应用下对芯片中各单元的摆放进行优化从而达到芯片面积利用率最大化。本文重点介绍了在SS序列生成版图后各单元间连线的设计以及如何根据水平/垂直约束图提取版图中各单元的坐标。并根据要连模块的位置关系对其连线经过的模块进行有条件加线宽的处理。     

基于SS序列集成电路布线技术

集成电路（IC）是在半导体基片上形成的完整的电子线路。当前芯片里的电路与系统日趋复杂,超大规模集成电路（VLSI）设计技术水平也在逐渐提高。VLSI设计中一般采用分级设计的方法。布图设计过程是整个VLSI分级设计中非常关键的步骤之一。基于Single-Sequence的集成电路布图就是在SS编解码的应用下对芯片中各单元的摆放进行优化从而达到芯片面积利用率最大化。本文重点介绍了在SS序列生成版图后各单元间连线的设计以及如何根据水平／垂直约束图提取版图中各单元的坐标。并根据要连模块的位置关系对其连线经过的模块进行有条件加线宽的处理。     

基于权重的超大规模集成电路布图规划算法

针对超大规模集成电路布图规划问题各个模块的面积以及长边长度的不同,提出权重的概念,并根据各个模块权重的不同;在优化过程中以不同概率选择相应的模块,克服了原有算法以相同的概率选择各个模块的缺点,达到了更好的布图规划效果.     

基于模块关系图的测试程序生成

分析了科学计算软件测试和度量的特点并结合程序的性质提出了描述模块之间关系的模块关系图(MRD)模型,然后研究了这一模型在软件自动测试程序生成中的具体应用。在此基础上,对回归测试中重测试模块进行了探索,提出了相应的算法。将以上研究思想应用于国家自然科学基金项目“软件可测性设计新概念—软件内建自测试”,实践证明,该模型有助于软件自动化测试的进一步研究。     

基于服务关系图的Web服务组合算法

在Web服务组合过程中,保证服务质量的组合服务建模成为关键问题,为此,提出一种基于服务关系图的Web服务组合算法。首先根据Web服务的接口描述,将服务集构造成为服务关系图,从而获取Web服务间的输入/输出依赖关系。同时在用户需求基础上,将服务关系图中的服务操作节点与数据节点分别形式化为与节点及或节点,从而将服务关系图形式化为与/或图。最后,对与/或图反复应用搜索算法,直至查找到满足用户需求的最小成本组合服务模板。通过仿真实验评估了服务关系图与用户请求两者在复杂度变化的情况下搜索算法的性能,并验证了算法有效性。     

基于角模块链的不确定模块布图规划算法

布图规划是VLSI/SoC设计的重要步骤之一。为了缩短设计周期,在设计阶段的早期,也就是在模块物理信息没有完全确定之前就要进行布图规划,从而能估计出所设计的芯片的有关性能。因此,就必须开展不确定模块的布图规划研究。提出了一种基于角模块链(CornerBlockList,CBL)的不确定模块布图规划算法,采用模拟退火算法进行优化。实验结果表明,对于系统中有30%的模块信息不确定时,所获得的面积方差在1%左右,该算法是有效的。     

基于图滤波器的符号属性图链路关系预测算法

带节点属性的符号网络在信息学、生物学等多个领域存应用广泛,链路符号预测是该类数据分析中的一个热点问题。基于符号图神经网络的模型是该问题的最新有效解决方案,但现有方法几乎均基于社会平衡理论,且未充分利用节点属性。针对以上问题,从图信号处理角度设计了一个符号图神经网络,提出了一种端到端的符号属性图链路预测算法。首先,给出了基于低频和高频信号的带通滤波器的符号图神经网络,用于获得基于符号拓扑图的节点嵌入;其次,构造属性相似性图,利用图卷积网络得到属性相似性图节点嵌入;最后,引入注意力机制,融合符号拓扑图与属性相似性图两种节点表达,并将其输入符号判别器,通过Adam优化器训练模型。在三个药物数据集上进行了对比实验与模型设置的影响分析。与典型的符号图卷积网络与符号图谱嵌入,以及最近提出的基于图滤波的符号卷积网络的对比结果表明,该模型在AUC与F1指标上比最好的基线方法提升了8.68%与10.04%。     

一种基于图分割的动态回溯算法

动态回溯算法在进行回溯时保留所有已赋值变量的值,从而可能与后面赋值的变量产生冲突,其在解决不具有明显子问题结构的约束满足问题时效率较低。为此,将图分割技术应用于动态回溯,通过图分割将变量分为若干集合,当发生回溯时,不保留全部变量的值,舍弃那些与引起冲突的变量在同一集合变量中的值。实验结果表明,该算法在求解没有明显子问题结构的约束满足问题时具有较高的效率。     

UML类图层次化自动布图算法

UML类图能够有效地帮助软件工程师理解大规模的软件系统,而优化图元的空间布局可以增强类图的可读性和可理解性.由于类图中继承关系具有明显的层次特性,因此类图自动布局大多采用层次化的布图算法.此外,类图布局需要考虑相关的领域知识以及绘制准则,因而通用嵌套有向图层次化布局算法不能直接用于类图的绘制,它们必须加以扩展.但是,已有的类图层次化方法并没有考虑类图中图元的嵌套关系,这将导致自动布局方法不能处理类图中包与类、接口之间的包含关系.在考虑图绘制美学、UML类图绘制以及软件可视化等相关知识的基础上,选取了一组布     

基于序列对表示的对齐约束模块布局算法

在片上系统(SOC)的设计中,常常需要把某些单元摆放在某一预定坐标线附近相对较小的区域内.这一约束的来源是,在总线结构中,通过总线传递的数据,应当同步地出现在总线上,不能有较大的时延.对带有预定坐标线对齐(PCA)约束的模块布局问题进行研究,导出了约束模块之间的一系列关系,由此得到满足约束布局的必要条件.并且设计了多项式时间复杂度的算法,能够确保得到可行的模块布局.使用ami33和ami49对该算法进行了测试.实验结果证明,算法是有效的.     

Integrated core selection and mapping for mesh based Network-on-Chip design with irregular core sizes

Network-on-Chip (NoC) has been proposed to replace traditional bus based System-on-Chip (SoC) architecture to address the global communication challenges in nanoscale technologies. A major challenge in NoC based system design is to select Intellectual Property (IP) cores for implementing tasks and associate the selected cores to the routers to optimize cost and performance. These are commonly known as the process of core selection and application mapping respectively. In this paper, integrated core selection and mapping problem has been addressed. Mesh architecture has been considered for experimentation. The integrated core selection and mapping problem takes as input the application task graph, topology graph and a core library. It outputs the selected cores for the tasks and their mapping onto the topology graph, such that, all communication requirements of the application are satisfied. The cores present in a core library may perform more than one task and have non-uniform sizes. For this, a technique based on Particle Swarm Optimization (PSO) has been proposed to select cores from the given core library and map the resultant core graph onto mesh based architectures. An efficient heuristic for mapping has also been proposed, which maps the selected cores onto mesh based architectures, considering non-uniform core sizes. Comparisons have been carried out with step-by-step core selection and mapping approach and also with mapping algorithms that exist in the literature. Significant reductions have been observed in terms of communication cost over all the cases. Area comparisons have also been made. On average, improvement of 13.05% in communication cost and 2.07% in area have been observed. The proposed approach has also been compared in dynamic environment and significant reductions in the average network latency could be observed. On average, improvement of 5.48% in average network latency and 15.68% in network throughput has been observed. Comparison of energy consumption has also been done in both the cases.     

基于Single-Sequence布图规划边界约束问题的研究

布图规划是VLSI设计中非常重要的步骤。在计算机辅助设计中,布图被表示成编码以使其容易被计算机处理。Single-Sequence就是一种非常有用的表示布图的编码方法。一个布图中,一些模块如输入输出模块,必须放置在芯片的边界处,这种限制被称为边界约束。本论文提出了用模拟退火算法寻求最优布图的方法,有效地解决了布图规划的边界约束问题。     

基于FPGA的交流电测量仪的设计

根据交流采样的原理,设计出基于FPGA开方算法,解决了实时计算电压有效值和频率的问题.充分发挥FPGA硬件并行计算的特性,实现高速运算和可靠性的结合,能够较好地解决精度与速度的问题.为稳定控制装置快速判断元件故障提供了充足时间,满足电力系统实时性、可靠性的要求.     

基于图的具有时空约束的可信赖委托授权模型分析

分布式环境下需要可传递授权机制,而传统委托授权模型的委托授权不但缺乏对时间和空间的约束,而且仅是基于主体间的信任关系人为的确定可委托授权的主体,是不精确且模糊的。针对上述问题,文章提出了基于图的具有时空约束的可信赖委托授权模型,不仅利用模糊理论来确定可信赖的委托主体,而且增加了时间和空间的约束,分析并解决了循环授权和授权撤销问题。该模型满足了应用中的时空约束、可信赖传递授权等安全需求,具有普遍适用性。     

基于DSP的多路数据采集系统设计

设计了一种以DSP(数字信号处理器)为核心处理模块的数据采集系统,用于采集和处理两路传感器获得的信号。系统采用高速A/D转换器和DSP芯片,并结合相关算法软件,实现了实时的信号处理功能,结果可以经D/A转换后输出或以其他方式输出。实测表明,该系统工作稳定,只需根据采集信号种类的不同及输出要求的不同设计相关的算法软件,即可在工业生产过程或仪器仪表中使用该系统。     

一种基于最少边数的最短路径算法

确定两点之间最短路径,通常要求该路径满足两点之间的权之和最小。为此采用层次遍历图的思想,设计了一种新的结构存放路径选择信息,找到一种确定这种最短路径的算法,并给出了算法描述以及实例。     

基于设计模式角色的附加关系检测研究

使用设计模式时,类之间的关系应符合规定的解决方案,然而在系统设计时,设计模式中不同角色之间往往会出现附加的关系,从而导致软件实现与预期的不一致.以识别设计模式的附加关系为目标,提出了一种能够自动检测该问题的解决方案,介绍其解决方法的原则与基本思想,以设计模式中的角色为对象,研究它们之间的联系,制定了一个附加关系检测规则,并以观察者模式与适配器模式为例,提供了一个支持检查的实现,验证了该方法对设计模式附加关系检测的可行性及有效性.     

基于Client/Server数据完整性约束的实现技术

主要讨论基于Client/Server数据完整性约束及其如何实施了企业业务规则,并以SQLServer和PowerBuilder5．0为例,介绍了数据完整性约束的实现技术。