基于UCC28061的交错并联BCM Boost PFC设计

采用UCC28061设计了一款工作在交错并联临界模式下300W的电源。交错并联的Boost PFC拓扑结构,能够大大减小输入电流纹波和输出电容电流纹波。实验结果表明,AC85-265V输入时,功率在300W时PF能够达到0.99以上,电流畸变率THD在3%以下。     

交错并联PFC变换器的预测控制研究

针对交错并联图腾柱PFC拓扑在电感电流连续导电模式CCM(Continue Conduction Mode)下,占空比预测控制中系统存在二次谐波以及特定次谐波的问题,设计对特定频率谐波有良好跟踪特性的PR控制器,补偿占空比预测控制的谐波分量。同时,在电压外环中设计陷波器,对特定次谐波进行滤波和反馈补偿。仿真实验结果证明,基于PR控制器与陷波器的占空比预测控制系统,在保留了系统快速动态性的基础上,输入电流很好的得到滤波,电流的THD(Total Harmonic Distortion)值明显减小,谐波含量降低,提高了输入电能的质量,实现PFC功能。     

基于UCC28070A控制的交错并联PFC设计

为提升功率因数校正电路的功率容量,减小输入电流纹波率,提升系统性能,提出了一种基于UCC28070A控制的交错并联功率因数校正电路。在深入分析交错并联PFC系统原理的基础上,给出了3kW功率因数校正电路的详细设计方案,包含关键的功率与控制电路设计,环路补偿设计,并通过实验样机进行详细验证。实验结果表明,有关交错并联PFC电路的分析与设计方法科学可行。     

多相交错并联Boost功率因数校正器的研究

针对开关电源在传统的Boost功率因数校正电路中有着明显的开关损耗,使得电路具有较高成本和低效率。文中在传统单相Boost变换器的基础上,采纳多通道交错并联技术来进行有源功率因数校正的主电路拓扑。以三相交错并联Boost变换器为例,分析其工作过程,并通过仿真实验证明了多相交错并联Boost PFC变换器具有减小输入电流纹波和输入电感值,以及提高变换器的效率等优点。     

一种交错并联型Boost PFC的建模与设计

交错并联型Boost PFC相对于单级Boost PFC具有硬件设计相对简单,输出纹波小,功率密度高等优点。本文针对交错型Boost PFC进行了原理分析,包括其工作过程,通过状态空间平均法建立的数学模型,以及电流纹波的分析。最后制作了一台4KW的样机实物,并测试了相关参数。     

基于单相交错式并联PFC的Saber仿真应用研究

传统的Boost APFC在中大功率（≥3 kW）应用时有显著的开关损耗和整流器的反向恢复损耗,而且需要较大的输入电感电容,使得其成本和效率明显降低。针对这些问题采用新型交错式PFC控制后其不仅具有低功耗、低EMI、高效率,而且还可以进一步扩展功率等级范围。文中创新性地运用Synospsys公司强大的数模混合仿真软件Saber对一款大于3 kW的交错式并联PFC系统进行了DC分析、瞬态分析、参数扫描分析以及FFT分析,仿真分析结果验证了交错式并联PFC不仅具有减小输入输出电流纹波、减小电感电容值和提高变换器效率和功率等级等优点,而且有利于缩短开发周期、降低设计成本及便于软件的工程调试。     

交错并联Boost PFC电路的研究

提出了一种单相并联交错BoostPFC电路,升压电感采用分立式电感。详细论述电感电流断续模式下的BoostPFC交错并联电路,减小单个电感容量和前级EMI滤波器尺寸,提高PFC电路的功率等级和效率。仿真与实验结果表明,该PFC电路具有良好的校正效果,较小的输入电流纹波,较低的开关应力。     

基于开环的临界续断模式交错并联Boost PFC

文中主要研究的对象是开环控制的交错并联BOOST PFC,且工作于临界续断模式,它的从变换器与主变换器在开通时同步,且主从变换器都工作在电流模式。文章指出只有这种主从方式能提供一个稳定的开环工作点。仿真实验设计了一台输入功率为400W,宽范围输入电压,400V输出电压的实验样机,实验结果验证了理论分析的正确性。     

交错并联Buck中耦合电感的设计

针对开关电源系统对功率密度等级不断提高的要求,为进一步发挥交错并联技术的优势,本文以减小输出电流纹波和改善动态特性为目标,对大占空比条件下交错并联Buck电路中的耦合电感进行了详细分析和计算。通过软件仿真验证,得出了耦合系数和占空比对电路性能的具体影响,耦合系数的取值应尽量接近-1,从而为耦合电感的设计提供了理论依据。     

高升压比交错并联Boost电路的分析

文章分析了传统Boost电路在实际应用中存在的问题,提出了一种改进型的交错并联Boost电路。在电感电流连续模式下,根据占空比大于或小于0.5的情况,详细分析电路的工作过程,推导了稳态情况下输出输入电压关系式,最后通过仿真验证了理论分析的正确性。     

基于FPGA的循环冗余校验并行实现

在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法.循环冗余校验(CRC)由于其误码检测能力强,抗干扰性能优异,在通信和测控等领域有广泛的应用.通过对CRC校验码原理的分析,研究了一种并行CRC算法并采用硬件描述语言Verilog HDL来实现.     

基于FPGA的高速串并/并串转换器设计

在数字通信系统的数据传输中,多数通信数据为串行方式,而大多数处理器要求数据以并行方式存储和处理,所以经常需要将串行传输的数据变换成并行传输,或者将并行传输的数据变换成串行传输,这时就需要串并/并串转换器。在此介绍了串并/并串转换器基本原理,并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片EP1K30QC208-2实现了串并/并串转换器的设计,仿真及实验结果表明采用此设计方案是可行的。     

基于并行流水线结构的可重配FIR滤波器的FPGA实现

数字信号处理常常是计算密集和高性能应用所要求的.FIR滤波器由于具有稳定性和简单性,在数字信号处理中常被采用.随着实时性和低成本要求的提高,对FIR滤波器的要求也越来越高.单一的流水结构和并行FIR结构都不能很好地满足要求.因此,提出一种FPGA实现的并行流水结构的FIR滤波器的实现方案.     

基于FPGA的Rijndael算法并行设计

引言由于高速集成电路的发展,对数据处理速度要求不断提高,因此数据加密速度相对成为网络数据安全传输的一个瓶颈。本文提出的Rijndael算法实现就是为了满足高带宽数据加密需求,采用同步时钟脉冲触发,通过对内部流水线布局的平衡优化,实现异步时序电路的同步化;并充分利用器件本身的资源,达到算法的并行快速实现。     

基于FPGA流水线结构并行FFT的设计与实现

根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计.处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存.采用硬件描述语言verilog完成设计,并进行综合、布局布线,测试结果与MATLAB仿真结果相吻合.     

一种基于FPGA并行流水线的FIR滤波器设计方案

提出一种在FPGA器件上实现流水线并行FIR滤波器结构。首先从理论上分析有限冲激响应（FIR）数字滤波器的特点,并推出利用FPGA器件实现的可行性及其基本结构。接着利用VHDL实现每个模块,并对其进行仿真。     

一种基于共用存储空间的FPGA的QC-LDPC码并行译码架构

针对QC-LDPC码并行译码FPGA实现结构复杂、资源消耗大等不足,文章提出一种中间计算变量的共用FPGA存储资源的QC-LDPC码并行译码架构,此架构通过两个交织单元,使得变量更新节点和校验更新节点的结构使用同一个存储资源,该架构具有控制简单、效率高和存储需求量低等优点,适用于高速卫星、地面等通信系统接收机中。     

基于FPGA的超声波测距系统设计与实现

针对单片机为控制核心的测距系统运行速度慢、抗干扰能力低且测量精度难以提高的不足,文中给出了以FPGA为控制核心、基于回波检测法的超声波测距系统,主要由超声波测距模块、FPGA模块和温度测量电路模块构成。实验表明:该系统运行速度快、抗干扰能力强,精度较高,可以满足车辆避障、液位测量等场合的用户需求。