铝/硅肖特基接触的AES研究

用PHI-550型电子能谱仪中的AES测量了蒸发法和溅射法制备的铝/硅肖特基接触的组分深度分布,结果表明两者在界面过渡区的组分深度分布存在着明显的差异,并初步探讨了铝/硅肖特基接触的形成机理。     

退火对Al/CdZnTe肖特基接触特性的影响

在CdZnTe表面采用真空蒸镀制备了Au和Al电极,研究了在N_2氛围退火对Al/CdZnTe接触特性的影响。退火温度在100℃到300℃之间变化,退火时间为5 min。采用Agilent4155c半导体测试仪测试了样品在不同温度退火后的I-V特性。采用Agilent 4294A高精度阻抗分析仪测试了样品在不同温度退火后的C-V特性。I-V和C-V曲线表明,低温退火会使接触势垒高度增加,理想因子趋近于1,电容值下降为退火前的一半左右。当退火温度高于250℃时,接触势垒高度下降,理想因子偏离1,电容值下降近一个数量级。     

rGO-AuNPs/n-Si的肖特基接触特性研究

通过水热法制备了还原氧化石墨烯负载Au纳米复合材料(rGO-AuNPs),结合旋涂法,将其涂覆在单晶硅表面,制备出rGO-AuNPs/n-Si肖特基接触。结果表明,rGO-AuNPs的衍射峰以单质Au为主,存在较弱的石墨烯衍射峰,同时纳米Au粒子(Au nanoparticles, AuNPs)较均匀分布在石墨烯表面,表明成功合成了负载Au的还原氧化石墨烯。从电流-电压(Current-voltage,I-V)曲线可以看出rGO-AuNPs/n-Si肖特基接触具有整流特性。在负载量下,随着Au含量的递增,肖特基势垒高度增加,理想因子减小,但漏电流增大,可能是由于氧化石墨烯在还原过程中缺陷的存在,产生了隧道电流和镜像力,降低了肖特基势垒的横向均匀性。     

金属/半导体肖特基接触模型研究进展

在分析理想金属/半导体肖特基接触的基础上,概述了一般情形下肖特基接触的形成机理和影响因素。金属/半导体间的界面层使得肖特基势垒高度(SBH)对功函数的依赖减弱,也导致SBH与外加偏压有关。研究证实,多种因素,如界面晶向、原子结构、化学键和结构不完整性等,都会造成SBH的空间不均匀分布。该特性在肖特基接触中普遍存在,并对基于肖特基结的器件工作有显著影响。     

退火温度对纳米PtSi/Si异质结形成的影响

采用XPS,XRD,AFM测试技术,研究退火温度对PtSi/Si异质结薄膜硅化物形成,分布及硅化物薄膜表面形貌的影响。测试结果表明,低温退火,薄膜中相分布顺序为Pt→Pt2Si→PtSi→Si,高温退火,相分布顺序为Pt→Pt2Si PtSi→PtSi→Si或Pt Pt2 Pt2Si PtSi→PtSi→Si。退火温度高,薄膜中晶粒尺寸大,表面粗糙。     

金属/多晶锗硅肖特基接触特性的影响因素研究

用射频磁控溅射在单晶硅上沉积Si1-xGex薄膜.溅射的SiGe薄膜样品,用俄歇电子谱(AES)测定其Ge含量,约为17％,即Si0.83Ge0.17.样品分别做高温磷、硼扩散,经XRD测试为多晶态,制得n,p-poly-Si0.83Gge0.17.在n-poly-Si0.83Ge0.17上分别溅射Ni、V、W、Cu、Pt、Ti、Al、Co膜,做成金属/n-poly-Si0.83Ge0.17肖特基结.利用Ⅰ-Ⅴ测试数据进行接触参数的提取,从而定量研究金属的功函数、金属膜厚以及快热退火温度对肖特基接触特性的影响.结果发现,肖特基势垒高度(SBH)与金属的功函数有微弱的正相关,Al/n,p-poly-Si0.83Ge0.17接触存在Shannon效应,金属膜厚对Co/n,p-poly-Si0.83Ge0.17接触特性有不同的影响,随快热退火温度的升高,Ni、V、W、Co、Cu、Pt、Ti、Al八种金属在n-poly-Si0.83Ge0.17上的肖特基势垒高度和理想因子未见有一致的变化规律,但存在不均匀性.     

ZnO上肖特基接触的研究进展

由于ZnO存在本征施主缺陷(锌间隙和氧空位),使得表面存在较高浓度的施主能级,难以获得肖特基接触.本文回顾了近年来在n型ZnO上制备肖特基接触的研究进展,对n型ZnO上制备肖特基接触的Au、Pt、Pd、Ag等金属方案的性能与特点,以及影响接触性能等因素,如表面处理和退火等进行了分析与归纳.同时,对P型ZnO上难以获得肖特基接触的原因进行了讨论.另外,由于Au、Pt等金属普遍存在热稳定差的问题,会降低ZnO基大功率器件的寿命,寻找能与n型ZnO能形成高热稳定性、低泄露电流、高势垒高度的肖特基接触材料是未来ZnO上肖特基光电器件的发展方向.     

颗粒增强Al/Si复合材料的制备工艺研究

研究用浸渗法制备颗粒增强铝硅复合材料的工艺。采用加压渗流将铝液压入到硅颗粒间隙中制备复合材料,分析了不同粒度颗粒增强相对复合材料浸渗长度及Si含量的影响。结果表明：利用浸渗法制得的Al—Si复合材料硅的体积分数可高达60％以上,随颗粒度的减小而增加。     

Ti/Al/Ni/Au与n型GaN的欧姆接触研究

通过电流 电压 (I V)特性和传输线方法 (TLM )测量研究在n型GaN上淀积Ti/Al/Ni/Au电极形成欧姆接触的机制。Ni/Au作为Ti/Al的覆盖层起了阻止Ti ,Al,Au的互扩散及抗接触层氧化的作用。在 4 0 0℃到 90 0℃范围内 ,Ti/Al/Ni/Au与n型GaN的接触电阻随温度升高先略有上升 ,到 5 0 0℃以后单调下降。而表面形貌却在合金温度高于6 0 0℃以后随温度升高逐步变差。通过两步合金法得到了n GaN上Ti/Al/Ni/Au形成的接触电阻低达 9.6 5× 1 0 - 7Ωcm2 。最后还对两步合金法形成n GaN欧姆接触的机制进行了讨论。     

外加偏压对未退火Co/n-poly-SiGe肖特基接触特性的影响

采用直流离子束溅射法,在n型单晶硅衬底上淀积Si1-xGex薄膜.俄歇电子谱(AES)测得Si1-xGex薄膜的Ge含量约为0.15.对薄膜进行高温磷扩散后,经XRD测试为多晶态,即得n-poly-Si0.85Ge0.15.在n-poly-Si0.85Ge0.15上溅射一层薄的Co膜,做成Co/n-poly-Si085Ge0.15肖特基结样品.在90～332 K范围对未退火样品做I-V-T测试.研究发现,随着外加偏压增大,表观理想因子缓慢上升,肖特基势垒高度(SBH)下降.基于SBH的不均匀分布建模,得到了二者近似为线性负相关的结论.     

结构为Pt/SiNWs/n-Si/Al肖特基二极管的电子特性(英文)

采用湿化学刻蚀法直接在n-Si衬底上制备了硅纳米线(Si NWs),用无电镀法在制备好的硅纳米线上修饰Pt纳米粒子作为上电极以形成结构为Pt/Si NWs/n-Si/Al的肖特基二极管。研究了无电镀参数(如氯铂酸钾K2PtCl6浓度,无电镀时间)对结构为Pt/Si NWs/n-Si/Al的肖特基二极管电流-电压的影响。从所得的电流-电压特性曲线中提取了肖特基二极管的三个特征参数(理想因子、势垒高度以及串联电阻),并分析了这三个特征参数与无电镀参数的关系,从而确定了一个制备结构为Pt/Si NWs/n-Si/Al肖特基二极管的理想条件。研究还发现所制备的肖特基二极管理想因子大于1,势垒高度～0.67eV,与金属铂(Pt)的功函数无关,这些特性可以用巴丁模型来解释。     

两步镀膜Ti/Al/Ti/Au的n型GaN欧姆接触研究

报道了一种可靠稳定且低接触电阻的n型GaN欧姆接触。首先在掺硅的n型GaN(3×1018cm-3)蒸镀Ti(30nm)/Al(500nm),然后在氮气环境530℃合金化3min,最后蒸镀Ti(100nm)/Au(1000nm)用于保护Al层不被氧化。该接触电极有良好的欧姆接触特性,比接触电阻率为8.8×10-5Ωcm2,表面平坦、稳定、易焊线,可应用于制作高性能的GaN器件.     

氧气等离子体处理对AlGaN肖特基接触的影响

研究了不同的干法刻蚀以及氧气等离子体处理条件对AlGaN表面特性的影响。在合适的条件下,氧气等离子体处理可以使AlGaN表面发生氧化,并使肖特基接触的反向漏电流降低两个数量级,反向击穿电压也有显著提高。该方法简单易行,可应用于制备高性能的AlGaN／GaN HEMT器件。     

Ti/Al/Ni/Au在N-polar GaN上的欧姆接触

N-polar GaN以其特有的材料特性和化学活性日益受到研究者关注,而N-polar GaN上欧姆接触也成为研究的热点。以Ti/Al/Ni/Au作为欧姆接触金属,分析了N-polar GaN上欧姆接触的最优退火条件,并借助剖面透射电子显微镜(TEM)和能量色散X射线能谱仪(EDX)研究了金属和N-polar GaN之间的反应生成物。结果表明,当退火温度升高到860℃时,可得到比接触电阻率ρc为1.7×10~(-5)Ω·cm~2的最优欧姆接触特性。TEM和EDX测试发现,除了生成已报道的AlN,还会在界面处产生多晶AlO_x,两者共同作用会进一步拉高势垒,从而对N-polar GaN上欧姆接触产生不利影响。     

Si基n型GaN的欧姆接触研究

GaN材料在光电子器件领域的广泛应用前景使得金属与其欧姆接触的研究成为必然。本文对Si基n型GaN上的Al单层及Ti/Al双层电极进行了研究。通过对不同退火条件下的I U特性曲线 ,X射线衍射以及二次离子质谱分析 ,揭示了界面固相反应对欧姆接触的影响 ,提出了改善这两种电极欧姆接触的二次退火方法     

Si基n型GaN的欧姆接触研究

GaN材料在光电子器件领域的广泛应用前景使得金属与其欧姆接触的研究成为必然。本对Si基n型GaN上的A1单层及Ti/Al双层电极进行了研究。通过对不同退火条件下的I—U特性曲线，X射线衍射以及二次离子质谱分析，揭示了界面固相反应对欧姆接触的影响，提出了改善这两种电极欧姆接触的二次退火方法。     

Sb/Al/Zn多掺杂Mg2Si热电材料的制备及性能研究

采用放电等离子体烧结技术,制备了Sb/Al/Zn多掺杂Mg_2Si热电材料,利用粉末X射线衍射、霍尔效应和标准四探针电导率研究了Mg_2Si热电材料的电输运特性和热电性能。结果表明,Sb/Al/Zn多掺杂Mg_2Si热电材料具有良好的电输运和热电性能。采用放电等离子体烧结技术在880 K时,Sb0.5%Zn0.5%掺杂Mg_2Si热电材料具有最大热电优值为0.964,与PbTe基热电材料相当。根据电导率(σ)、塞贝克系数(S)和热导率(κ)的温度依赖性计算掺杂Mg_2Si热电材料在300～900 K的热电性能和热电图优值(ZT),同时根据霍尔系数确定掺杂Mg_2Si热电材料的电子浓度(N)。     

Interface structure and electrical properties of PtSi/Si1−x Ge x diodes based on silicon

PtSi/strained Si_1–x Ge _x (x=0, 0.2, and 0.25) Schottky-barrier diodes (SBD) with extended cutoff wavelengths have been demonstrated by combining pulsed laser deposition (PLD) and molecular beam epitaxy (MBE). Pt was deposited by PLD on the Si_1–x Ge _x alloys with a thin Si sacrificial cap layer fabricated by MBE. By the reaction of deposited Pt film on Si, a sacrificial cap layer silicide SBD has been fabricated. Auger electron depth profiling was performed on the films before and after in vacuo annealing to study the redistribution of composition in the reactions. High-resolution transmission electron microscopy was used to investigate the interface structure. We have found that Pt reacts mainly with Si to form silicides at 350 °C, leaving some Ge to segregate at the surface. With annealing at 600 °C for 3 min the interface of PtSi/Si_1–x Ge _x is smooth. Since lowered-barrier-height silicide SBD are desirable for obtaining longer cutoff wavelength Si-based infrared detectors, the Schottky barrier heights of the PtSi/strained Si_1–x Ge _x SBDs with smooth interfaces were substantially lower than those of PtSi/Si SBDs, i.e., decreased with increasing Ge fraction, allowing for tuning of the SBDs cutoff wavelength. At 293 K, the ideality factor has been found to be 2.00 and 1.32 for PtSi/Si_0.80Ge_0.20 and PtSi/Si_0.75Ge_0.25 diodes, respectively. We have shown that high quantum efficiency and near-ideal dark current can be obtained in the film of PtSi/strained Si_1–x Ge _x with an excellent interface fabricated by MBE and PLD, after annealing at 600 °C for 3 min.