基于FPGA的全数字FSK调制解调器设计

根据数字信号FSK调制和解调的工作原理,采用层次化、模块化方法设计了一种基于FPGA芯片的FSK调制解调器;用数字键控法实现了调制,用过零检测法实现了全数字解调。同时结合系统功能实现的需要,设计了伪随机序列(m序列)模块。整个设计基于ALTERA公司的QuartusⅡ开发平台,并用Cyclone系列FPGA实现。所设计的调制解调器具有体积小、功耗低、集成度高、软件可移植性强、扰干扰能力强的特点,符合未来通信技术设计的方向。     

扩频通信系统中跳频图案的设计实现

本文针对一种综合扩频通信系统对其跳频图案的各种性能要求,提出了一种利用超长复合伪随机序列来实时生成跳频图案的实现方法.通过仿真表明该方法产生的跳频图案的各项性能指标均已达到系统要求.     

基于FPGA动态信号产生器设计

主要介绍了研制动态5 MHz信号产生器的背景及利用FPGA实现动态5 MHz信号产生器的原理和方法。介绍了所应用的DDS基本原理,说明了信号发生器的内部结构和软件流程。给出了信号产生器关键参数的计算方法。简要介绍了器件选择依据,最后给出了仿真波形。通过试验,验证设计达到了预期目的,充分显示了DDS与FPGA相结合的好处。     

基于DDS的可变频多路正交信号发生器的设计

该文给出了一种基于DDS的可变频多路正交信号发生器的设计及原理分析,设计以AT89C52单片机为主控芯片,利用直接数字频率合成器芯片AD9854进行编程及频率改变。在给出硬件设计的同时,对上位机软件及程序进行了说明。     

二频机抖激光陀螺输出温度补偿设计

文章在常用的温度扫描曲线补偿的基础上,介绍了一种二频机抖激光陀螺输出的温度补偿方法,简化了温度补偿模型,在保证精度的同时减小了DSP运算量,已成功进行了工程应用。     

一种同频混合信号伪随机序列盲估计方法的研究

通常采用独立分量分析法(ICA)采集同频混合信号时存在盲分离随机性问题,不能分离出同频混合信号伪随机序列,无法对信号进行准确检测。为解决该问题,提出融合独立分量分析法以及Massye算法的同频混合信号伪随机序列盲估计方法。先采集同频混合信号,再通过PCA方法对同频混合信号进行白化预处理,对同频混合信号的协方差矩阵的特征值进行分解,确保信号间相互独立,为后续ICA方法进行数据分割提供基础。采用基于峰度的固定点ICA算法对白化处理后的同频混合数据进行划分,融合ICA和Massye算法,对同频混合信号的伪随机序列进行盲估计。实验结果说明,该方法可以获取准确的同频混合信号伪随机序列,具有较强的信号分离性能。     

基于FPGA的TH-UWB窄脉冲信号发生器设计与实现

给出了一种基于FPGA的TH-UWB窄脉冲信号发生器的实现方法.信号采用脉冲位置调制,调制后的信号利用FPGA片内逻辑门的延时特性,编写延时程序产生携带调制信息的窄脉冲.在Altera DE2开发平台下实现了全数字化的TH-UWB信号发生器.该发生器系统的信号调制、窄脉冲产生都在FPGA芯片内部进行,与传统模拟发生器相比,可以使整个发生器成本显著降低,易于实现,工作稳定,结构简单且便于系统调试和更改.时序仿真和硬件实测数据表明,所得信号能达到TH-UWB纳秒量级窄脉冲的各项要求.     

基于FPGA的FSK调制与解调器设计

在EDA技术开发平台Quartus Ⅱ上设计实现了一种新型的2FSK信号调制解调器,利用m序列的随机性和确定性来产生输入基带信号,用分频器把时钟信号分频成两个不同频率的信号.详细介绍了基于FPGA的2FSK信号发生器的设计方法,提供了VHDL源代码在Quartus Ⅱ环境下的仿真结果.整个系统的功能在EDA技术开发平台上均调试通过,并在ACEX1K系列FPGA上硬件实现,具有较高的实用性和可靠性.     

一种基于FPGA的双音多频信号设计

论述了基于FPGA的双音多频信号(DTMF)的产生和检测过程。用VHDL编程实现了信号产生设计。然后,分别描述了两种检测方法,第一种是用VHDL编程和滤波器方法,介绍了使用Matlab来设计滤波器的过程;第二种是用较新的Matlab/DSP Builder方法,其中调用了FFT IP核,结合状态机来实现频率检测,并给出了实际的电路图。     

慢跳频的伪随机序列

本文基于ＧＦ（２）域上的增广质数序列,提出了一类ＧＦ（Ｐ＾Ｋ）域上的增广质数跳频序列,对其差的游程特性进行了改进,并根据慢跳频系统的要求进行了宽间隔处理。计算机模拟分析表明：宽间隔增广质数跳频序列具有良好的汉明相关特性,是一类优良的跳频序列,适合于慢跳频系统。     

基于FPGA短波差分跳频信号发生器的设计与实现

差分跳频(DFH)是一种新的短波跳频技术,它主要归结为一种G函数算法,这种G函数集跳频图案、信息调制与解调于一体。它的通信机理与常规跳频完全不同,较好的解决了数据速率和跟踪、干扰等问题,代表了当前短波通信的一个重要发展方向。鉴于此,在研究G函数算法原理的基础之上,重点对短波差分跳频信号的发生器进行基于FPGA的整体优化设计,并在软件和硬件环境下进行仿真与实现,从而指导工程实践。     

基于DDS的雷达中频信号源设计与实现

本文首先介绍直接数字频率合成技术的基本原理以及ADI公司DDS芯片AD9854的功能、特点、具体应用方法,提出利用Altera公司Cyclone系列FPGA和AD9854设计某型雷达中频信号源的具体方案,最后给出实测波形.结果表明信号质量较高,满足实际要求.     

基于FPGA的扩频信号发生器的研究与设计

文中以直接频率合成和伪随机码的设计与实现为中心,对扩频通信的基本理论、信号源的总体结构、伪随机码等问题进行了深入的分析和研究,并给出了模块的FPGA硬件实现方案。分析和测试结果表明,直接数字合成DDS技术产生码的时钟精度高、稳定度好;平衡BPSK调制器载波抑制良好、信号杂散较小、频谱分布及主旁瓣比接近理论值。     

基于FPGA和DSP的扩频信号发生器设计与实现

在扩频通信系统设计中,为了测试不同的扩频通信系统接收机的工作性能,经常需要改变其测试信号的参数以发射适合接收机测试使用的测试信号。通过对扩频信号产生原理的阐述,并结合Xilinx公司的Virtex-2和TI公司的TMS320C6416T硬件特点,实现了一种扩频序列可调,数据速率和码片速率可调的扩频信号和载波频率可调的的扩频信号发生器。在某数字波束形成系统接收机的测试实验中验证了这种扩频信号发生系统性能稳定可靠。     

基于锯齿波信号控制的扫频信号发生电路的设计

为将示波器用于网络的幅频特性测试中，用集成函数发生器ICL8038设计成由锯齿波电压控制的扫频信号发生器，并通过实验测量给出了电路元件参数、频率调节范围和电压与频率的对应关系，该扫频发生器中心频率范围是10Hz-600kHz范围，调节电压小于0．2v／kHz。     

基于FPGA的扫频信号源的研究与设计

介绍扫频电路和DDS技术的原理,利用FPGA设计一个以DDS技术为基础的扫频信号源,给出用Verilog语言编程的实现方案和实现电路。并通过采用流水线技术提高了相位累加器的运算速度,通过改进ROM压缩算法以减小存储器的容量,完成了对整个系统的优化设计。运用QuartusⅡ软件仿真验证了程序设计的正确性,最终在硬件电路上实现了该扫频信号源。     

雷达信号模拟器的中频信号产生器设计

针对侦察系统性能指标的检测,雷达信号模拟器是常用工具,而其以中频信号产生模块为主。采用ADSPBF533与高性能FPGA硬件平台,利用直接数字频率合成技术产生各种雷达中频信号波形数据,生成雷达中频信号,再经过对该中频信号进行变频、放大、滤波,即可形成模拟雷达信号,一个中频信号产生模块包括1块通信控制板和3块中频信号产生模块,并可同时模拟出12部雷达中频信号。     

基于DDS的扫频信号发生器

直接数字频率合成技术 (DirectDigitalSynthesis ,简单DDS)是近年来发展起来的一种新型信号合成技术。由于采用了全数字结构 ,它具有合成信号相对频带宽、频率转换时间短、频率分辨率高及合成信号相位连接等优点。介绍了DDS的基本原理 ,详细描述了DDS芯片AD70 0 8特点 ,并给出了基于AD70 0 8芯片的 5MHz扫频信号发生器。