基于DSP和FPGA的实时图像采集处理系统的设计

针对目前对图像采集处理系统的高速性和便携性的要求,设计了一套基于DSP、FPGA和ARM9的实时图像采集处理系统.该系统主要利用FPGA的SoPC系统定制NiosⅡ软核处理器及相关外设IP核来完成图像数据的采集和存储.DSP通过EMIF接口和EDMA接口完成数据的搬移和图像处理的算法.ARM作为主机,通过HPI接口与DSP进行数据通信.结果表明,该平台工作性能稳定,处理能力强,能完成算法的数据处理并对数据实时显示,适用于自动循迹、模式识别等高速数据采集的应用场合.     

基于NiosⅡ的视频采集与DVI成像研究及实现

采用FPGA作为视频采集控制和图像处理芯片,配置NiosⅡ软核,在FPGA片内完成图像处理和图像显示控制,简化了硬件电路和软件程序的设计。在FPGA片内编写视频采集时序,并配置NiosⅡ控制软核,模拟视频数据经视频解码芯片输出ITU-RBT.656格式数据送入FPGA,通过时序控制和NiosⅡ软核把视频解码数据依序存储在SSRAM中,并进行裁剪、交织、颜色处理。     

基于MicroBlaze软核处理器的图像采集系统设计

针对传统图像采集系统功能单一及调试困难等缺点,在图像采集与处理系统中引入基于MicroBlaze软核处理器的SOPC;通过平台FPGA设计技术,在一片可重构SOPC中集成了一套用于图像数据采集与阶段调试的系统,内部OPB总线上采用自定义的IP核实现图像数据的采集与缓存控制,并通过USB口将图像处理数据向主机PC进行实时的转送;通过实验验证以及系统最终实现表明,该设计能快速高效地完成图像数据的采集与系统实时调试,具有体积小、可重构、稳定性好等特点,并已应用于某一科研相机的图像采集与处理系统中。     

基于FPGA的运动目标检测系统

视频图像处理要求高速运算能力,在处理技术不断提高和算法复杂度不断提升的情况下,并行处理的可编程逻辑器件的高速运算能力和可重复执行多任务的特性在视频图像处理领域得到了极大的发挥。与传统的串行处理DSP芯片为核心器件的视频图像处理方案相比,单片FPGA芯片和嵌入其内部酌NiosII软核处理器不仅能够达到运算速度的要求,而且成本更低、设计更简单。系统由I2C模块、视频译码模块、存储模块和检测模块组成,模块之间由Avalon总线链接。系统基于QuartusⅡ、MATLAB和ModelSim软件工具设计与仿真．实验结果表明能够达到预期的要求。     

基于FPGA的运动目标检测系统

视频图像处理要求高速运算能力,在处理技术不断提高和算法复杂度不断提升的情况下,并行处理的可编程逻辑器件的高速运算能力和可重复执行多任务的特性在视频图像处理领域得到了极大的发挥。与传统的串行处理DSP芯片为核心器件的视频图像处理方案相比,单片FPGA芯片和嵌入其内部的NiosII软核处理器不仅能够达到运算速度的要求,而且成本更低、设计更简单。系统由I2C模块、视频译码模块、存储模块和检测模块组成,模块之间由Avalon总线链接。系统基于QuartusII、MATLAB和ModelSim软件工具设计与仿真,实验结果表明能够达到预期的要求。     

多核并行DSP光场偏振图像快速处理技术

提出了一种基于光场的偏振图像快速提取及实时处理方法。以多核DSP TMS320C6678为核心处理器,实现了从光场图像的采集到偏振图像的提取以及处理等一系列连续过程。对系统硬件以及软件设计进行了详细介绍。系统采用DSP+FPGA的方式,其中FPGA模块实现cameralink相机接口以及图像采集,DSP模块实现图像的快速处理算法。光场图像采集、偏振图像提取及偏振信息反演及融合算法和软件的优化是保证系统高效工作的关键部分,并且进行了重点讨论,提出了相应的解决方案。实验结果表明,系统实现了多核DSP并行运算处理,比单核DSP运算速度提高4倍左右。     

一种新型高速智能视觉传感器的设计与实现

视觉传感器与DSP和FPGA相结合，构建了一种集图像采集和处理于一体的高速智能视觉传感器。FPGA的使用使图像处理硬件化，大大提高了图像采集处理速度；DSP的运用使传感器可以拥有自己的CPU，并可以进行一些复杂的运算，因而更加智能化，网络化。     

基于双DSP和双FPGA的高速图像处理系统设计

针对双目机器视觉的图像处理速度问题,从处理器、处理器连接网络和存储器3个方面分析并行处理优化的设计要点,设计一种基于serial RapidIO连接的双6核DSP+双FPGA的高速图像处理系统,通过合理分解算法,在FPGA内部、DSP内部多核心之间以及FPGA和DSP之间实现流水线处理架构。     

基于NOISⅡ的高清图像处理系统的设计

介绍一种基于FPGA的高清图像处理系统。该系统以NOISⅡ软核处理器为主控制器,采用IP核模块的设计方法,运用快速中值滤波算法对图像进行处理。给出算法的FPGA硬件实现和时序仿真图。实验结果表明,该系统能够稳定地用在各个高清图像的处理环境中。     

基于DSP的图像压缩系统设计与算法研究

提出一种基于DSP和FPGA协同设计实现视频图像压缩的控制逻辑方案。由FPGA模块来实现图像采集,DSP模块进行编码压缩,同时针对块匹配算法中搜索精度与计算复杂度相关性问题,介绍了一种基于块匹配的量子行为的微粒群优化算法（Block Match Quantum-behaved Particle Swarm Optimization,BMQPSO）。在图像的实时压缩算法处理中,先对原始图像序列每一帧的宏块用微粒子进行搜索,再根据收敛性要求对压缩编码进行优化。实验结果表明该算法压缩效果优于经典搜索算法。