IP软核测试策略及验证方法研究

近年来随着科技的不断进步和发展,集成电路的也在不断发展,呈现出来愈加复杂的趋势,所以芯片的设计也不断的出现了功能的增强、集成程度的提高的发展的趋势。系统芯片SoC成为当下主流的趋势下,IP核也在飞速发展。IP核也就是知识产权IP,分为软核IP、固核IP、硬核IP,其中软核IP以其灵活性高的优点,在复杂的设计中有较强的优势。但是在IP软核的实际应用中,也存在很大的困难和挑战,因此为了能更好的对IP软核进行应用,对IP核进行测试和验证具有重大的意义。文中通过对IP软核的特点进行概述,进而对IP软核的测试和验证方法进行研究,提出方案,以促进IP软核的应用及发展。     

在局域网中验证和测试IP地址

在一个ＴＣＰ/ＩＰ网络中 ,每一台计算机都至少要有一个唯一确定的ＩＰ地址 ,否则无法进行通信。管理员为客户机分配ＩＰ地址有两种方法 :自动分配和手工分配。若网络中配置了ＤＨＣＰ服务器 ,我们在客户机上一般采用自动获取ＩＰ地址的方式配置ＩＰ地址 ,客户机启动后会自动向网络中ＤＨＣＰ服务器发出ＩＰ地址的租用申请 ,ＤＨＣＰ服务器响应后会分配给客户机所需的ＩＰ地址 ,可在ＭＳ -ＤＯＳ命令提示符下输入ＩＰＣＯＮＦＩＧ命令查看从ＤＨＣＰ服务器的地址池中租用的ＩＰ地址 ,若显示的ＩＰ地址为 16 9.2 5 4.Ｘ .Ｘ则说明ＤＨＣＰ服…     

HDLC IP核的形式化验证

目前,高级数据链路控制(High-Level Data Link Control, HDLC)协议控制器在航天型号中依然应用广泛,通常以IP核的形式被集成在通信部件中。但是近年,多个经过仿真验证的HDLC IP核在航天型号运行过程中出现了触发概率极小的功能错误,导致数据帧丢失、通信功能失效甚至任务失败。在仅依靠仿真无法保证验证充分性的背景下,采用形式化验证方法进行功能验证。本文依据HDLC国际标准分析同步传输模式关键功能,将关键功能拆分为属性描述,并根据属性编写断言,从而建立HDLC协议同步传输模式关键功能用例集,并以正在航天型号中使用的某HDLC IP核为例,使用形式化验证工具进行验证实验,发现了此前从未发现的两处设计缺陷。针对这些设计缺陷,分析了其触发原理和可能造成的危害。     

8位高速微控制器IP软核的设计与实现

本文介绍了一种8位高速微控制器IP软核的设计,该IP采用哈佛总线和二级流水线,指令集与PIC16F676兼容。本文按照自顶而下的设计流程,首先定义了该MCUIP核的顶层功能和体系结构,然后对各单元模块进行了详细的设计,讲述了IP软核的设计方法及其仿真验证,并对该微控制器的读/写时序进行了分析。     

8位RISC微控制器IP软核的设计

文章以HGD08R01为例介绍了8位RISC微控制器IP软核的设计,讲述了采用Verilog HDL高层描述自上而下进行IP软核设计的方法及其仿真验证,并对HGD08R01的体系结构及其读／写时序进行了分析。     

支持10Gb／s和40Gb／s以太网协议分析的测试验证平台

SierraNet M408协议测试系统是一套先进、高性价比的10Gb／si和40Gb／s以太网协议分析平台。它包括Fibre Channelover Ethernet（FCOE）和iSCSI等应用。基于力科全新的高级分析平台,SierraNet能够分析以太网总线活动。     

RISC结构的IP核验证与测试

以一个8位的RISC体系的CPU核为例,介绍了如何将IC设计中的IPCore和FPGA两项技术结合起来,并给出了IP核模块的验证与测试的方法。     

图像融合IP软核设计与实现

设计并实现了一种针对多聚焦图像融合算法的图像融合IP软核。在ISE环境下实现了图像融合IP软核的Verilog语言描述,之后进行了测试与评估。将融合结果与Matlab处理结果进行对比,验证了文中设计IP软核的准确性。该图像融合IP软核设计方法为其他图像融合算法的IP软核设计建立了基础。     

微处理器软核的测试算法

针对微处理器软核测试程序工艺无关性的要求,我们提出了一种新的寄存器传输级的微处理器功能测试算法。新算法扩展了微处理器的模型表示,简化了指令的故障类型,新的指令测试方法有效地降低了测试程序的复杂度。采用该测试算法我们为自行设计的一个八位微处理器核成功地开发了测试程序。     

误码测试IP核的设计

提出了一种误码测试IP核的设计方案,可嵌入通信系统,作为系统自检单元的一部分完成系统的误码测试。通过IP核内置的异步串行接口,计算机可以对IP核进行参数配置,并读取误码数据进行性能分析。文中介绍了误码测试IP核结构和关键技术的实现,最后给出了计算机上测试软件的开发方法。     

建立可扩展验证核的方法研究

提出一种可扩展验证核的结构,根据该结构建立了一个面向光通信应用领域SDH系列芯片验证的可扩展验证核VIP,验证人员通过文本编辑,可以产生验证所需要的XML配置文件,VIP根据配置XML文件,产生仿真激励并在线检查仿真结果.     

基于TCP/IP的说话人确认系统

随着网络与语音信号处理技术的快速发展,把说话人识别系统应用于Internet,使其作为身份识别的一种方法是势在必行。文中介绍了一个基于TCP/IP的实时说话人确认系统,它基于C/S(客户/服务器)模型,采用TCP/IP,以期能够实现Internet上的语音登录系统。介绍了该系统的框架及具体算法,给出了实验结果及其分析。     

40 Gb/s超快非线性干涉仪的实验分析

全光非线性开关是全光3R再生的关键技术。在对一种全光开关[超快非线性干涉仪(UNI）]的传输函数进行分析后，得到了超快非线性干涉仪窗口的数学描述。在此基础上通过实验得到了40Gb／s的全光开关。并结合实验条件，具体分析了影响超快非线性干涉仪开关窗口的几个因素：增加半导体光放大器(SOA)的注入电流，增大控制脉冲的平均功率和调节连续光功率到最佳值。都能有效地改善输出窗口的形状和消光比，并对这种现象在理论上进行了初步分析。可以利用上述结论指导超快非线性干涉仪实验，从而使超快非线性干涉仪系统得到最大程度的优化。     

ICE中调试模块IP软核的设计与实现

开发人员在根据通用仿真器方案开发所需在线仿真器时,由于受ICE机制中调试模块IP软核的限制,并没有一个完整的调试模块方案,使得开发周期加长、成本增加。针对基于FPGA的通用在线仿真器方案缺少调试模块详细设计方案的问题,采用自顶向下划分层次和自底向上模块单独设计相结合的方法,设计出具有调试模块的IPcore,并结合EM78P447S的IP软核,在Xilinx Spartan系列XC3S700AN开发板套件中进行了验证。     

MAC控制器IP硬核的设计与验证

采用布局布线工具Encounter对MAC控制器IP硬核进行版图设计,版图设计完成后通过编辑StreamOut.map文件中层数导出符合Virtusoo工具要求的GDS文件,并基于Virtuso环境采用Calibre工具对MAC控制器IP硬核进行物理验证,对设计规则检查和版图与原理图一致性检查中存在的违规提出具体解决办法.通过物理验证后的版图导出def格式文件采用Star-RCXT工具进行寄生参数抽取,得到内部互连网络的详细寄生参数值用PrimeTime工具做精确时序分析.最终成功实现满足时序和制造工艺要求的MAC控制器IP硬核,达到设计的目标和要求.     

基于SOC典型结构的系统验证环境

IP集成已经成为SOC的主要设计方法，但是IP间的不兼容性和冲突带来了SOC设计的大量问题。文章给出了一种基于IP总线的SOC标准架构，并在这一架构上建立了系统验证环境。该验证环境利用现有的EDA工具，并建立在广泛使用的IP重用规范之上，因此具有很强的可移植性。同时，该环境使激励文件也能与IP一起被SOC设计重用，大大减轻了系统验证的工作。该环境适用于SOC设计的各个阶段，并且具有软硬件协同仿真的能力。     

参数化IP软核在视频格式变换系统中的应用

介绍了一种利用参数化IP软核设计视频格式变换系统的新方法.这些IP核具有较高的性能和灵活性,更新方便、开发成本低、可重用性强.验证表明,这些IP软核在视频变换系统中的应用完全能达到设计要求.     

Bandwidth virtualization enables long-haul WDM transport of 40 Gb/s and 100 Gb/s services

This article describes how bandwidth virtualization can enable transmission of ultra-high bandwidth 40 Gb/s and 100 Gb/s services over existing optical transport networks independently of the underlying network infrastructure. An overview of the technology alternatives available to enable high-bandwidth service transport is provided, along with a discussion of the relative merits of different approaches. The authors describe how wavelength division multiplexing, using large- scale photonic integrated circuits combined with the use of a digital virtual concatenation mapping protocol, can be used to enable decoupling of 40 Gb/s and 100 Gb/s service provisioning from the underlying optical link engineering, thereby enabling bandwidth virtualization. Real-world implementation examples of bandwidth virtualization are provided, including 40 Gb/s service transmission over a 2000-km fiber link with 65 ps of peak PMD, a field trial of 40 Gb/s service transmission over an 8477-km trans-oceanic network, and finally a field trial of a pre-standard 100 gigabit Ethernet service transmission over a 4000-km terrestrial long-haul network.     

千万门级IP验证与评测专用平台的电磁兼容设计

千万门级IP验证与评测专用平台的PCB具有信号频率高、布线密度大的特点，从而引起许多电磁兼容问题。分析了PCB电磁干扰的来源，提出了增强PCB板抗干扰能力和抑制电磁干扰的方法。同时，从PCB的叠层设计、电源和地的设计，以及元器件的选择和布局方面，分别介绍了在PCB的设计过程中应采取的抗电磁干扰措施，以及详细的设计方法。