利用二义文法与LR分析法开发多功能计算器

本文主要阐述了如何运用编译技术中的二义文法与LR分析法来开发多功能计算器软件。文中首先对传统计算器的算法做了较详细的分析,通过分析以往计算器的缺点,我们将结合编译技术来研究和实现一种新型多功能计算器软件。该计算器具有较强的查错功能。文中较详细地描述了本计算器的工作原理及具体实现过程并给出主要程序流程图。     

一个进位保留加法阵列的HDL代码生成器

多加数的加法器是FPGA的一个比较常见的应用。仿真对比了其三种实现方案的性能和所消耗资源,得出进位保留加法阵列是首选方案。针对进位保留加法阵列实现的复杂性给出了一个加法阵列的代码生成器,极大地简化了加法阵列的设计工作。     

超简洁自行车里程计

骑自行车锻炼、郊游是许多人爱好的活动。于是各式各样的自行车里程计应运而生。但大部分设计都摆脱不了串行计数、译码、驱动的思路,电路极为复杂,使许多人望而却步。为此,笔者采用“简洁、实用”至上的原则,大胆设计了这一款超简洁、液晶数字显示自行车里程计。整机电路只需一个干簧管J、一块磁铁和一个计算器,其成本仅需几元钱。计程器工作原理:当计算器进行加法运算时,可进行累加运算。例如按“2”、“十”,再按“=”,显示“2”,重复按“=”,则每次累加“2”。利用此累加原理,从计算器     

表达式计算器的设计

基于程序设计语言的编译原理,给出了表达式计算器的系统设计过程,并在VC＋＋6．0下使用面向对象的技术实现了计算器。该计算器能分析用户输入的表达式是否正确,支持括号运算、浮点运算等。在此设计基础上,可以非常方便地扩展计算器的功能。     

基于DNA自动机的串行二进制进位加法的实现

提出了一种基于DNA自动机的串行二进制进位加法的实现方法。对于一位二进制的进位加法,通过预先设计的DNA自动机模型在一个试管中以自动机的方式完成。对于”位二进制的进位加法,通过将n个类似的试管按照从低位到高位的顺序组成串行网络;将低位加法操作产生的进位转移到高位试管,组成高位自动机的输入符号串,完成高位的加法操作。这种运算方式类似于电子计算机中加法运算系统,为DNA计算机实现算术运算提供了一种新颖的方法。     

32位异步加法单元的设计与实现

本文采用基于宏单元的异步集成电路设计流程,实现了可用于ASIP的4段流水32位异步加法单元,并实现了其同步版本作为对比。通过仿真分析,异步加法单元性能与同步加法单元相近,在功耗方面则具有相当大的优势。     

基于堆栈的计算器实现算法

2003年12期刊登了哈工大徐楠一篇基于自动机理论实现计算器的文章，文章发表之后，北京理工大学计算机系的一位本科生给我发邮件：徐楠的程序用了几百行程序做一个计算器，而我只要更少的代码，却可以实现更强的功能。于是，便有了下面这篇文章，介绍利用堆栈的算法来设计计算器。     

基于编译原理的表达式计算器设计

通过对计算器功能的概述和算法的探讨,使用算符优先算法实现了表达式计算器.该表达式计算器能分析用户输入的表达式是否正确,支持括号运算、浮点运算、简单的四则运算、复杂的表达式运算、进制之间的相互转换等.该计算嚣操作简单,界面清晰.     

利用VC6.0开发WINDOWS计算器程序

本文主要介绍了在VC6．0开发环境下实现Windows计算器程序的相关算法。该计算器具有标准型和科学型两种功能。     

基于三值光计算机的并行无进位加法

在三值光计算机(其核心是一块体积为38.0×65.5×2.2 mm~3、能耗为0.3mw的单色液晶显示器及其两侧的偏振片)上以全并行方式实现了两向量无进位光学加法。为利用光的并行性,在MSD(Modified Signed-Digit)数字系统上通过定义4个变换,分3步实现了全并行无进位加法。加法所需时间与操作数的位数无关。通过实验证明了三值光计算机并行无进位加法运算的可行性和正确性。该系统能以全并行的方式完成两个680位的MSD数加法运算。