基于0.18μm CMOS工艺的300GHz高响应度探测器

基于0.18μm CMOS工艺设计了一种300 GHz高响应度探测器。该探测器集成了双馈差分天线和双场效应管（FET）对称差分自混频电路。双馈差分天线较单馈天线有更高的精确度及更优的抗干扰性。差分自混频电路能有效地抑制共模信号,减小噪声输入。双场效应管后增加一级放大电路,将自混频电路输出的微弱信号进一步放大以增大响应度。天线与电路间的匹配网络实现了信号的最大功率传输。在全波电磁场仿真软件HFSS下对双馈天线进行建模与仿真优化,并与电路进行联合仿真。结果显示探测器在栅源电压为0.43 V、输入功率为-40 dBm时,最大响应度为11.25 kV/W,最小噪声等效功率为■。     

一种基于0.18 μm CMOS工艺的电荷泵锁相环

基于SMIC 0.18 μm CMOS工艺,设计了一种锁定频率范围为36~96 MHz的电荷泵锁相环。通过压控振荡器控制电压Vtune的反馈对输出电流进行动态调整,降低了电荷泵充放电流失配和漏电电流,减小了输出时钟的参考杂散。采用电压缓冲器作为VCO控制电压的输入,隔离了电荷泵开关切换产生的高频噪声,改善了输出信号的频谱纯度。测试结果表明,该锁相环的工作电流为170 μA,工作电压最低为1.5 V,芯片面积为0.04 mm²,适用于低功耗、低成本应用领域。     

A 0.18 μm CMOS 3-5 GHz broadband flat gain low noise amplifier

A 3-5 GHz broadband flat gain differential low noise amplifier(LNA) is designed for the impulse radio ultra-wideband(IR-UWB) system.The gain-flatten technique is adopted in this UWB LNA.Serial and shunt peaking techniques are used to achieve broadband input matching and large gain-bandwidth product(GBW).Feedback networks are introduced to further extend the bandwidth and diminish the gain fluctuations.The prototype is fabricated in the SMIC 0.18μm RF CMOS process.Measurement results show a 3-dB gain band...     

一种915 MHz 0.18 μm CMOS增益可变的功率放大器

针对射频前端发射距离的不确定性,设计了一款基于0.18 μm CMOS工艺的增益可变功率放大器。该功率放大器的中心工作频率为915 MHz,工作在AB类,采用两级单端共源共栅结构。输入级采用类似开关功能的栅压,控制3个并联的共源共栅结构输出管的导通,得到增益和输出功率可变的功率放大器。仿真结果表明,在输入级1.8 V和输出级3.3 V的电源电压下,该功率放大器功率增益范围为9~25.8 dB,1 dB压缩点处的最大输出功率为21.47 dBm,最大功率附加效率为29.6%。该放大器的版图面积为(1.4×1.2) mm²。     

一种0.18 μm 2.4G CMOS低噪声放大器的设计

提出了一种基于TSMC 0.18μm CMOS工艺的2.4 G频率下带负反馈的CMOS低噪声放大器。采用带有级间匹配的共源共栅电路结构,使放大器具有较高的增益和反相隔离度,并在输入端加入π型网络,保证较高的品质因数和信噪比。此外,该放大器在输出端引入反馈支路,有效地降低了密勒效应的影响。通过ADS软件仿真得到很好的结果:在1.8 V电压下,输入输出匹配良好,电路增益为为15.15 dB,噪声系数为0.62 dB,直流功耗为7.9 mW。     

基于0.18 μm CMOS工艺的超高速比较器

给出了基于TSMC 0．18μm CMOS工艺的1．8V超高速比较器的设计方案；对比较器速度和失调进行综合，设计了一个1GHz超高速低失调比较器；通过Monte Carlo仿真，验证该比较器的失调电压分布范围为-4．5～4．5mV，并进行了版图设计。该比较器应用于低电压A／D转换器设计中，可达到6位以上的精度。     

一种基于0.18 μm CMOS工艺抗辐照压控振荡器

采用0.18 μm CMOS工艺,设计了一种抗辐照压控振荡器。分析了总剂量辐照下普通压控振荡器输出频率出现较大偏差甚至失效的原因。针对辐照下NMOS管的泄漏电流,提出了漏电流补偿技术。基于该技术,提出了一种工作频率在0.5~1 MHz的抗辐照压控振荡器。仿真结果表明,与普通压控振荡器相比,该压控振荡器在输出频率和占空比的稳定性与准确性方面有较大提升。     

一种应用于可见光通信系统的高带宽CMOS APD

采用标准的0.18μmCMOS工艺,设计了一种新型的应用于可见光通信系统的雪崩光电二极管(APD).相较于传统的CMOS APD,该器件在深n阱/p衬底的结构基础上增加一层p阱,再在其上分别离子注入一层n+/p+层作为器件的雪崩击穿层,并且采用STI结构来防止器件边缘过早击穿.仿真结果表明,器件的雪崩击穿电压为9.9 V,暗电流为1×10-12 A,3 dB带宽为5.9 GHz,响应度为1.2 A/W.由于STI保护环和短接深n阱/p衬底的结构设计,器件暗电流较传统结构CMOS APD降低了 2个量级,且带宽提高了约10％.     

一种高带宽NP 型CMOS APD 的研究

提出了一种高带宽的硅基CMOS雪崩光电二极管(APD)器件。该器件在N阱/P衬底基本结构的基础上,增加一个N型深掩埋层,并在该掩埋层单独加上电压,以减小载流子的输运时间。通过理论分析确定了器件的结构参数,通过器件性能的仿真分析对相关参数进行了优化设计。仿真结果表明:采用标准0.18 m CMOS工艺,所设计的APD器件的窗口尺寸大小为20 m20 m,在反向偏压为16.3 V时,器件的雪崩增益为20,响应度为0.47 A/W,3 dB带宽为8.6 GHz。     

一种0.18μm CMOS工艺的低功耗神经信号测量电路

针对神经信号测量系统的功耗和增益问题,提出一种增益可调的低功耗16通道神经信号测量以及刺激系统。该系统电路的放大级由16个前置放大器、1个多路转换器以及2个宽频后置放大器组成。系统包含1个逻辑控制单元,用于从缓冲器中获取实测结果,同时也可以控制电路的偏置电流、高通转折频率、后置放大器增益以及刺激电流强度。可将所有通道配置为输出,利用双极电流脉冲刺激神经元。提出的系统电路是采用低成本0.18 μm IC工艺制成。实际测试结果显示,相比其他类似结构电路,提出电路的功率消耗最低,仅为1.31到1.48 mW,可调增益最高可达76.2dB,数据传输速率可达3.5Mbps。     

一种0.18 μm CMOS可编程分频器的设计

采用标准0.18 μm CMOS工艺,设计了一种可编程分频器。基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更为紧凑。后仿真结果表明,在1.8 V电源电压,输入频率f_in=1 GHz的情况下,可实现任意数且步长为1的分频比,相位噪声为-173.1 dBc/Hz @ 1 MHz,电路功耗仅为9 mW。     

0.18μm数字CMOS工艺下的高增益运算放大器设计

基于SMIC 0.18μm数字CMOS工艺,设计了一种基于增益增强技术的折叠式共源共栅运算放大器,并采用衬底校准技术增大了运放的输入摆幅,可用于13位30MHz采样频率的流水线模数转换器,分析了受流水线性能限制的运放性能.仿真结果表明运放在1V的输入摆幅下开环增益大于100dB,8.5pF负载电容下单位增益带宽为322MHz,功耗仅为1.9mW.     

基于0.18 μm CMOS工艺的电流型模拟运算电路

提出了一种新的低电压低功耗CMOS电流型模拟多功能运算电路,该电路能够运行乘法器、求平方器、除法器以及不同类型的可控增益放大器。该设计基于跨导线性原则,使用场效晶体管(MOSFET)且运行在亚阈值区,其由6个相匹配的晶体管组成,并形成两个重叠的跨导线性回路,电路设计采用0.18μm CMOS技术,使用±0.6 V低压直流电源供电。通过Tanner TSpice软件进行了仿真验证,仿真结果表明,当将其配置为一个放大器时,-3 d B频率约为1.5 MHz,线性误差为0.63%,总谐波失真为0.08%,最大功耗为1.16μW。     

基于0.18 μm CMOS加固工艺的抗辐射单元库开发

抗辐射单元库是快速完成抗辐射数字电路设计的基础.基于0.18μmCMOS加固工艺总剂量及单粒子效应加固策略,从单元库规格制定、逻辑与版图设计、单元库特征参数提取及布局布线文件抽取、单元库设计套件质量保证到最终硅验证,完成了抗辐射单元库的全流程开发.抗辐射单元库在速度、面积、功耗及抗辐射性能4个方面表现出良好的均衡性,具...     

5 GHz 0.18 μm CMOS工艺正交输出VCO

文章采用全开关状态的延时单元和双延时路径两种电路技术设计了一种高工作频率、低相位噪声的环形振荡器.环路级数采用偶数级来获得两路相位相差90 ℃的正交输出时钟.采用TSMC 0.18 μm CMOS工艺进行流片,电压控制振荡器(VCO)的频率范围为4.9～5.5 GHz,模拟的相位噪声为-119.3 dBc/Hz@5 M,采用1.8 V电源电压,核芯电路的功耗为30 mW, 振荡器核芯面积为60 μm×60 μm.     

一种0.18 μm CMOS 1.0V高精度电压基准源

在此基于SMIC 0.18μm CMOS工艺,设计一种高精度低温漂的低压基准电压源。该基准源的供电电源电压为1.8 V,输出电压为1.0 V,电路的总电流小于5μA。在-40~80℃范围内的温度系数为5.7 ppm/℃。当频率在100 k Hz以内时,电源抑制比始终保持在-75 d B以下。该基准电压源具有低功耗、低温度系数、高电源抑制的特性,能够很好地应用于低压供电的集成电路设计中。     

基于0.35 μm高压CMOS工艺的横向线性雪崩光电二极管

提出了一种基于0.35 μm高压CMOS工艺的线性雪崩光电二极管（Avalanche Photodiode, APD）。APD采用了横向分布的吸收区-电荷区-倍增区分离（Separate Absorption, Charge and Multiplication, SACM）的结构设计。横向SACM结构采用了高压CMOS工艺层中的DNTUB层、DPTUB层、Pi层和SPTUB层,并不需要任何工艺修改,这极大的提高了APD单片集成设计和制造的自由度。测试结果表明,横向SACM线性APD的击穿电压约为114.7 V。在增益M = 10和M = 50时,暗电流分别约为15 nA和66 nA。有效响应波长范围为450 ~ 1050 nm。当反向偏置电压为20 V,即M = 1时,峰值响应波长约为775 nm。当单位增益 （M = 1） 时,在532 nm处的响应度约为最大值的一半。     

0.18μm数字CMOS工艺下的高增益运算放大器设计

基于SMIC 0.18μm数字CMOS工艺，设计了一种基于增益增强技术的折叠式共源共栅运算放大器，并采用衬底校准技术增大了运放的输入摆幅，可用于13位30MHz采样频率的流水线模数转换器，分析了受流水线性能限制的运放性能. 仿真结果表明运放在1V的输入摆幅下开环增益大于100dB, 8.5pF负载电容下单位增益带宽为322MHz，功耗仅为1.9mW.     

0.18 μm CMOS射频低噪声放大器设计

基于TSMC 0.18μm RFCMOS工艺,设计了一种工作于2.4 GHz频段的低噪声放大器。电路采用Cascode结构,为整个电路提供较高的增益,然后进行了阻抗匹配和噪声系数的性能分析,最后利用ADS2009对其进行了模拟优化。最后仿真结果显示。该放大器的正向功率增益为14 d B,噪声系数小于2 d B,1 d B压缩点为-13 d Bm,功耗为7.8 m W,具有良好的综合性能指标。     

0.18μm数字CMOS工艺下的高增益运算放大器设计

基于SMIC 0.18μm数字CMOS工艺,设计了一种基于增益增强技术的折叠式共源共栅运算放大器,并采用衬底校准技术增大了运放的输入摆幅,可用于13位30MHz采样频率的流水线模数转换器,分析了受流水线性能限制的运放性能.仿真结果表明运放在1V的输入摆幅下开环增益大于100dB,8.5pF负载电容下单位增益带宽为322MHz,功耗仅为1.9mW.