基于RPU的TTI程序设计和分析方法

实时嵌入式系统不仅要保证计算结果的逻辑正确性,还要确保与外界交互的时序正确性,所以底层程序要能精确表达上层模型中的时间行为. TTI指令集（time-triggered instruction set）的提出尝试解决计算机指令集体系结构层次缺少时间语义的问题,并且基于TTI指令集实现的实时处理单元（real-time processing unit,RPU）证明了TTI指令集的可行性和有效性.但是目前的工作缺少对于TTI程序设计和分析方法的研究.所以,基于TTI指令集和RPU,提出了TTI指令集可以表达的4种时间语义,给出了TTI程序的设计范式.并且构建了TTI程序时间行为的表示方法——TFG+,TFG+是对TFG的扩展,TFG+区分了TTI程序中时间语义指令和普通代码段,可以表示TTI程序的控制流信息、用户规定的时间行为和TTI程序平台相关的时间属性.最后,提出了TTI程序的时间分析方法以及时间安全性检查方法,为TTI程序的设计和部署提供了依据.     

一种具有时间语义的实时处理器模型

实时嵌入式系统是安全关键设备的计算与控制核心.为了保证系统的时间行为正确,要求其软硬件具有时序确定性和可预测性.而现代计算机系统的各个抽象层次均缺乏时间语义,无法满足硬实时安全性设计要求.针对指令集体系结构层次的基础设施缺乏时间语义的问题,尝试重新定义实时嵌入式系统的指令集和微体系结构.首先,提出一种具有时间语义的实时...     

TTI介质井间地震波场紧致交错网格高阶有限差分模拟及边界条件

研究井间地震波场的形成过程以及波场的传播机理、规律,对于指导实际井间地震勘探有着重要的意义．从具有倾斜对称轴的横向各向同性介质（TTI）的二维三分量一阶速度-应力弹性波方程出发,采用高阶紧致交错网格差分算子对方程进行差分离散,得到了TTI介质中井间地震波场正演的高阶有限差分格式．并推导了TTI介质完全匹配层吸收边界条件公式和相应的紧致交错网格高阶差分格式,在此基础上实现了二维三分量TTI介质中井间地震波场模拟．数值算例表明：紧致交错网格高阶有限差分方法模拟的记录精度高,数值频散小,该方法能够精确的模拟复杂各向异性介质中的地震波传播过程,可以得到高精度的正演记录．完全匹配层吸收边界能有效地解决人工边界问题,是一种高效的边界吸收算法．     

SIMD指令集设计空间的形式化描述

SIMD (Single-Instruction-Multiple-Data)并行体系结构在现代处理器体系结构中扮演非常重要的角色.SI MD指令集已经成为处理器指令集中重要的子集.SIMD结构和指令集实现了短向量并行处理能力,SIMD指令集实现了对多种数据类型、多种操作模式的支持.采用形式化的方法,描述SIMD指令集的设计空间,从多个正交的维度刻画SIMD指令集的设计,基于此详细讨论了SIMD指令集的设计问题.该形式化方法有益于对SIMD指令集体系结构的分析和设计.     

专用指令集处理器(ASIP)行为级设计方法研究

由专用指令集处理器(ASIP)构成的片上系统(SoC)具有高效、灵活等优点。有效的ASIP行为级设计方法对于SoC设计具有重大意义。该文对ASIP行为级设计方法进行研究,提出了一种基于体系结构描述语言(ADL)的ASIP行为级设计方法,并介绍了基于该方法的可视化ASIP行为级设计平台xptools。     

实时嵌入式系统协调设计的行为验证模型

嵌入式系统协调设计中，通常采用协同验证方法检验系统设计的正确性，目前比较常用的验证手段有行为验证和基于处理器结构的指令集模拟．指令集模拟从底层时序关系模拟CPU功能，通过建立与硬件模拟器连结关系来验证软硬件接口．指令集模拟的主要特点是模拟精度高，但模拟速度慢，对于不同的CPU结构需要构造不同的指令集模拟器．文中研究一种基于RTOS实时嵌入式系统行为验证模型，通过扩展RTOS功能，建立RTOS软件模拟器，实现RTOS模拟器和VHDL／VerilogHDL协同模拟交互．RTOS模拟器把嵌入式软件功能代码、CPU接口代码以及定制硬件驱动代码分开，实现嵌入式软件设计与硬件平台的弱相关，从更高层次验证系统功能。     

基于集束式整数线性规划模型的专用指令集自动定制

提出集束式整数线性规划形式化模型,利用指令间的功能依赖性解决专用指令集处理器中指令集自动定制的指数性空间问题.在此基础上,针对其前端和后端分别提出了相应的指令定制实现策略.实验结果表明,该指令定制方法可以有效地实现专用指令集的自动设计,并使最终处理器的运算性能得到优化.     

自定义指令集处理器及其工具链设计

针对一种可重构通信基带处理平台提出自定义的处理器指令集,对该指令集进行了编译器的移植和汇编器、连接器的设计,为该平台中的处理器建立了一套开发工具链,并进行了一系列测试.测试结果表明,本文提出的处理器指令集完全能够满足系统要求,建立的工具链能够生成高效的可执行代码.     

面向固件代码分析的虚拟指令集体系结构设计

传统虚拟指令集体系结构不能同时满足简单性和高效性的要求。为此,提出一种面向固件代码分析的虚拟指令集体系结构构造方法。设计多目标固件代码分析平台,在可配置虚拟硬件结构的基础上,获取最小完备指令集,并说明扩展虚拟指令集的方法。实验结果表明,该方法能降低翻译代码膨胀率,目标指令模拟时间比传统方法减少19%~35%。     

嵌入式协调设计中的系统级验证方法及应用

协同验证是在嵌入式系统协调设计过程中用以检验系统功能是否正确的有效手段。由于精确指令集模拟器模拟的细节多、速度慢,通常成为复杂嵌入式系统协同验证的瓶颈,因此提出使用RTOS软件模拟器和指令集模拟器相结合的多层次验证方法,提高了复杂嵌入式系统的验证速度,并通过某图像压缩系统的验证实例,说明该验证方法的有效性。     

An integrated functional performance simulator

Microprocessor designers use multiple simulation tools with varying degrees of modeling details ranging from the instruction set of the microprocessor to the circuit implementation. We focus on tool design for the development of microarchitectures, which implement the instruction set. Microarchitecture design involves both functional and performance simulators. A functional simulator models a machine's architecture, or instruction set, with functional correctness. A performance simulator models the machine organization, or microarchitecture, and is concerned with machine performance. Sometimes these performance simulators are also referred to as cycle-accurate simulators to reflect their concern with timing issues. The FMW PowerPC-based simulation tool will help designers accurately evaluate the effectiveness and validate the correctness of new microprocessor mechanisms     

面向专用处理器指令集设计的应用特征分析方法研究与实现

专用处理器的指令集设计是专用处理器设计中的关键问题。SoC专用处理器指令集设计有其特殊的程序特征分析需求,迫切需要面向专用指令集设计的程序特征分析工具支持,但当前能够完全支持专用指令集设计的特征分析工具比较少,设计人员仍需人工或同时调用多种分析工具才能来获取所需特征信息,且效率低、结果不够直观,无法迅速有效地对专用指令集设计提供有效的数据支持。本文面向专用处理器指令集设计,研究并实现了一种基于程序中间表示的应用特征自动分析方法,以可视化的方式得到了程序的控制关系特征、计算特征、操作数据特征和核心运算等特征。该工具不仅可支持专用指令集设计,对于SoC编译优化、任务分配等也可以提供简明直观的辅助支持,具有一定通用性,同时提供图形化的结果显示与友好的人机界面,使用简明方便。     

基于RISC-V指令集的向量控制模块验证实现

RISC-V指令集架构具有永久开源、指令集精简且高效、处理器微架构模块化、架构扩展性强等特点,在云计算、边缘计算、车载智能计算等领域的应用日渐广泛,其向量扩展部件可以大幅度提高计算机的运算效率,减少不必要的硬件开销。随着处理器运算能力增强和寄存器位数扩展等硬件的进一步发展,向量部件已成为处理器芯片架构中的常用技术,可用来增强处理器性能。向量控制模块是向量部件的核心控制单元,具有时序关系复杂、规范难以描述等特点。本文针对向量控制模块特点,优化设计验证流程,构建高效率验证平台,以功能覆盖率和代码覆盖率为牵引量化验证进度。通过RISC-V向量控制模块验证,有效提升向量控制模块的可靠性,降低流片风险,减轻子系统级验证和系统级验证负担,使之专注于互联、交互响应和接口验证。     

可信平台模块中16位微处理器FPGA实现与验证

可信计算框架的核心是称为可信平台模块（Trusted Platform Module）的可信芯片。提出一种新型设计理念,尝试在FPGA芯片上自主设计TPM内部的微处理器及指令系统,从最底层保证芯片安全性。作为先期可行性研究,设计实现了具有相对完善的指令系统的16位微处理器,为了验证其对外围设备接口的可操作性,针对内藏T6963C液晶屏和4位动态共阴数码管分别设计出相应输出接口模块,使程序执行结果得到直观的显示。由于指令系统完全自主设计,具有较高的安全性和可扩展性,为将来安全微处理器的研制也积累了一定的经验。     

MIPS32指令集兼容的CPU模拟器设计

描述一个与MIPS32指令集兼容的CPU模拟器设计方案,该方案用C语言描述处理器的硬件行为,模拟CPU指令的执行过程,实现MIPS32除浮点运算指令以外的所有指令,有大小可配的主存储器、指令和数据统一的二相关高速缓存Cache,内置类型可配的分支预测器和ELF文件解析器,并给出设计的应用实例。     

基于Avalon总线的8051 MCU IP核的设计

设计了一款基于Avalon总线的8051MCU IP核。它支持MCS一51指令集,优化内部结构,通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大地提高了IP核的工作速度,使IP核在100 MHz时钟下,能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真,并在以Altera公司的Cyclone Ⅱ FPGA芯片为核心的DE2开发板上完成了硬件验证。     

Itanium processor microarchitecture

The Itanium processor is the first implementation of the IA-64 instruction set architecture (ISA). The design team optimized the processor to meet a wide range of requirements: high performance on Internet servers and workstations, support for 64-bit addressing, reliability for mission-critical applications, full IA-32 instruction set compatibility in hardware, and scalability across a range of operating systems and platforms. The processor employs EPIC (explicitly parallel instruction computing) design concepts for a tighter coupling between hardware and software. In this design style the hardware-software interface lets the software exploit all available compilation time information and efficiently deliver this information to the hardware. It addresses several fundamental performance bottlenecks in modern computers, such as memory latency, memory address disambiguation, and control flow dependencies     

基于RISC-V的数据安全指令

RISC-V是基于精简指令集原理建立的免费开放指令集架构, 具有完全开源、架构简单、易于移植、模块化设计等特点. 随着网络高速发展, 安全风险无处不在, 利用RISC-V的可扩展特性是一种非常有效地提升RISC-V设备安全的方式. 因此, 本文针对RISC-V自定义指令的安全能力, 结合可信计算、流密码技术, 设计了简单高效的RISC-V自定义指令, 实现基于可信基的数据安全存储功能, 并依托GNU编译工具链实现对自定义指令的编译支持, 在模拟器上测试应用程序对自定义指令的调用执行. 该指令充分结合可信计算与流密码的安全特性, 可实现较强的安全性.     

PIC单片机的远程定时断电复位系统设计

为了实现对无人值守的电子设备定时断电复位,提出了一种基于PIC24系列单片机的远程定时断电复位系统设计方案。给出了系统的硬件和软件设计流程,同时介绍了上位机软件通信指令格式的设计,实现了远程通过以太网自动设置不同模块的定时断电复位周期的功能。该系统经过恶劣环境下测试,能有效防止主控制器出现长时间死机的事故发生。     

LET模型的时间语义编程语言

嵌入式实时系统的正确性不仅取决于计算结果的正确性,更取决于产生结果时间的正确性.然而软件不确定的并发执行带来系统时间行为不可预测问题,使得验证复杂度升高,成本增加,为此实时系统领域提出了许多实时编程语言来提高系统的时间可预测性.LET(logical execution time)模型结合了同步模型ZET(zero e...