CPLD在数字频率计设计中的应用

文章论述了基于单片机和CPLD的等精度数字频率计的设计方法,等精度的测量方法具有较高的测量精度和整个频率区域保持恒定测试精度的特点。该频率计利用单片机完成整个测量电路的数据处理、测试控制和显示输出,利用CPLD来实现频率、周期、脉宽和占空比的测量计数。本频率计包括硬件电路和软件编程两部分,硬件电路主要包括电源模块、输入信号整形模块、键控制模块、显示模块、单片机和CPLD模块。CPLD采用vHDL硬件描述语言,单片机采用C语言编程。     

一种宽输入范围高精度频率计的设计

数字频率计设计一般都是采用分立数字器件和集成模拟芯片来实现,其精度不太高,而且输入信号范围常常受到限制.一种采用可编程数字逻辑器件CPLD,将数字器件进行集成化,并配备高稳定度时钟,对输入模拟信号采用多路程控精密放大整形的技术,利用等精度测频法,实现了对频率的高精度测量.使得频率测量范围达到数十兆,精度超过10-7,输入信号最小到10 mV.     

智能等精度计数器设计

基于传统测频原理的频率计的精度将随着被测信号频率的下降而降低,在实用中有较大的局限性。在雷达、线电接收机等信号处理中,为了准确测量和定位,对计数器的计数精度有极高的要求。而在测频时为了保证对不同频率的输入信号都能进行精确测量,还需要采用等精度测量。等精度频率计不但具有较高的测量精度,而在整个频率区域内精度保持恒定。当输入信号为正弦波、方波、三角波等周期信号时,我们可以利用等精度原理,设计智能通用计数器并以此来测量信号的频率。     

基于FPGA与单片机的等精度频率计的设计

根据等精度测量原理,设计了一种基于FPGA和单片机的等精度频率计。系统主要包括信号预处理电路、单片机控制电路、FPGA测频电路和显示电路等。被测频率信号和标准频率信号经过整形放大处理后输入FPGA．单片机控制FPGA对两路信号进行计数并读取测频数据,单片机将读取的测频数据经过运算处理后显示。测试结果表明,该频率计实现了整个频率测量范围内的测量精度相等,测量精度高,稳定性好。     

基于VHDL的高精度数字频率计的设计与实现

FPGA/CPLD在数字系统开发的应用日益广泛,影响到生产生活的方方面面。电子计数式频率计在各种电子测量领域应用广泛。为了降低频率计的量化误差,提高频率测量精度,在Quartus Ⅱ9.0开发环境下,用VHDL语言设计了一种能在1 Hz~100 MHz频率范围内使频率测量相对量化误差小于10-5的高精度数字频率计,仿真结果表明,所设计的数字频率计达到了设计精度要求,并能准确显示测量数值。最后,以Cyclone Ⅱ系列EP2C20F484C7芯片为硬件环境,验证了各项设计功能的正确性。     

自动换挡智能频率计

本文介绍了以8031为处理器的智能频率计的原理及功能。该频率计,利用8031的定时/计数器测周、计数,对其结果进行计算转换,实现频率测量。并动态跟踪输入信号频率变化,进行自动换档。在不同的频率范围采用不同的测量方法,兼顾测量精度和测量响应时间。     

基于FPGA实现简易数字频率计的设计

简易数字频率计的设计,采用FPGA实现对模数转换芯片A/Dtlc549的控制,对外来信号采样,实现信号从模拟到数字的转换,在单位时间内通过计数器的累加实现对频率的计数。该设计实现的频率精度为1Hz,测量范围为0～100MHz,经实际电路测试,仿真结果表明,该频率计具有较高的实用性和可靠性。     

数字频率计方案和制作

本数字频率计是基于STM32和FPGA进行测量正弦信号、方波信号、三角波信号等波形工作频率的仪器。根据要求测输入波形频率,需测被测波形中1s内的脉冲数量。在这次项目中,硬件电路将基于1N3906放大和MC10H116整形,以得到峰值为3.3v的方波。使用FPGA对该方波进行采样和分频处理,之后发送数据给STM32,STM32接收处理后使LCD屏幕显示。应用MCU的控制功能和数学处理,实现计数功能和频率的换算。经过FPGA处理后输出的信号测量范围达到1Hz到120Hz,精度达到10-4,是理想的数据频率计测量方案。     

MAX2172：数字无线调谐器

Maxim推出用于FM和数字音频广播（DAB）信号的数字无线调谐器MAX2172,在FM、VHF和L波段频率范围内具有极高的灵敏度。MAX2172输入频率范围覆盖168MHz至240MHz（VHF-Ⅲ）、1452MHz至1492MHz（L频段）和87MHz至108MHz（FM）。MAX2172具有较高的器件集成度,可实现低功耗、板载调谐器设计。     

K871型无线对讲机电路原理及检修(下)

<正> 二、常见故障检修实例 [例1] 故障现象 收不到信号。 分析与检修 收不到信号既可能是接收方对讲机故障,也可能是发射方对讲机故障,所以在检修前应予正确区分。 首先检查发射方对讲机发射是否正常,其判别检查方法有以下几种:(1)用数字频率计检测其天线上有无高频信号发射,这样不仅可检查发射机是否工作,而且还可判断其输出频率是否准确。值得说明的是,由于本机发射频率较高,为147MHz～164MHz,故需选用最高测试频率为300MHz或600MHz的频率计进行测量;同时由于本机发射机工作正常时,输出的功率较大,故频率计的信号输入不能直接在天线上     

一种基于DSP的小波包变换对瞬时频率的测量

文章研究了一种基于小波包变换对信号的瞬时频率测量方法,利用小波包变换的特性,把输入信号分解成各个单一频率分量信号,然后对分解后的信号做Hilbert变换,得到分解后信号的瞬时频率,最后综合得出输入信号的瞬时频率。文章给出了信号频率测量的硬件系统设计结构,和关键的电路原理图。同时给出了该方法对各种信号的实验结果,试验结果表明该方法在本文所设计的硬件系统上能够有效地测量单目标,及多且标信号的瞬时频率。     

基于DDS芯片AD9851的信号发生器的设计

本设计主要基于DOS（直接数字频率合成）芯片AD9851来产生正弦波和方渡。其中信号的频率可以通过按键来进行选择,产生的波形可以显示在示波器上。该信号源的工作频率范围是0Hz-70MHz,输出频率的精度可达到0．1Hz。并给出了设计的软硬件的实现方案。     

一种基于MZM的电信号任意倍频方法

文章提出一种使用马赫-曾德尔强度调制器(MZM)产生输入信号的任意倍频信号的方案,利用该方法不仅可以产生输入信号的偶数倍倍频信号,还可以产生输入信号的奇数倍信号.通过设置马赫-曾德尔强度调制器的直流偏置点在线性偏置点,产生了奇数倍信号,通过设置直流偏置点在特殊的非线性偏置点,产生了偶数倍信号.通过调节输入信号的幅度,可以得到想要的高阶倍频信号.理论分析和实验证实了该方案的可行性.     

数字正交分解算法的研究

在软件无线电接收机中,普遍采用了中频数字化方案。中频接收机的输入信号为一个带通模拟信号,在进行信号解调前,必须先对其进行数字化正交处理,即将一个实信号变成两个正交数字序列。根据正交数字序列,可以方便地提取信号瞬时参数,同时在一定程度上能克服因衰落或多普勒频移等因素而导致的信号失真。根据A/D转换器在信号解调时所在位置和信号采样率的确定方式,对传统的基于Nyquist采样定理的模拟下变频法和基于中频带通采样的Hilbert滤波法、数字混频法和多相滤波法进行了研究。     

高线性满摆幅输入度跨导器及其在gm-C带阻滤波器中的应用

介绍了一种利用MOS管线性区特性实现满摆幅输入的跨导器.通过分析电路中MOS管的二阶效应,利用差分放大器以负反馈形式接入偏置和输出端并联电流源的方法,对电路进行了结构优化,提高了电路的线性度,并降低了输出失调电流.模拟结果表明:跨导器总谐波失真可达到-59.2dB,输出失调电流136nA.用该跨导器组成的gm-C带阻滤波器工作在50Hz的中心频率时,陷波带宽33Hz,陷波深度-39.6dB,可应用于滤除信号中的50Hz市电干扰.     

基于FPGA的数字频率计的设计

用硬件描述语言VHDL对频率计系统进行设计,此程序在EDA软件平台Max+plus Ⅱ上编译仿真后,制作出其硬件电路板,再将程序下载到FPGA模块中实现.硬件设计中只需一个下载芯片EP2C5,剩余皆是输入输出部分.包括时钟和数码管驱动以及发光二极管,大大地简化了电路结构的复杂性,又提高了电路的稳定性.     

一种基于LPC2102芯片的倍频器设计方案

设计用LPC2102实现倍频的硬软件,并通过Proteus进行仿真验证。结果表明：通过改变倍频数能够方便地实现不同倍频数的倍频功能。将仿真结果和理论计算的倍频最大输入频率进行对比。使用定时器T0的捕获功能实现对输入信号周期的测量,使用定时器T1的匹配功能产生倍频后的输出信号。通过将输入信号每2个上升沿为一组进行分组,测定输入信号周期只需1个周期。每组中在第二个上升沿中断中复位匹配定时器来消除误差累积,实现输入、输出信号同步。     

基于振弦式传感器测频系统的设计

设计了一种基于振弦式传感器的测频系统,介绍了振弦式传感器的工作原理,详细介绍了测频系统的设计思想、硬件电路组成及工作原理和软件设计流程。本测频系统具有硬件电路简单、激振可靠、激振频率可控、信号灵敏度高等特点,大大缩短了现场测量与计算时间,减轻了劳动强度,提高了测量计算准确度。