基于△-∑技术和FPGA的数据采集系统

为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合△-∑技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统.提出了一种由△-∑A/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法.系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理.系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中.     

基于Δ-Σ技术和FPGA的数据采集系统

为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合Δ-Σ技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统。提出了一种由Δ-ΣA/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法。系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理。系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中。     

一种基于lvds接口的时钟恢复电路实现

本文设计了一种基于时间过采样结构的时钟恢复方案,在EP2C20 FPGA平台基于LVDS信道实现了数据流编解码和收发接口相应功能,通过5倍速同频高速采样检测数据边沿,通过这种结构,能够彻底消除在信道传输过程中叠加的数据抖动,从而消除毛刺干扰,并在接收侧同步恢复出发送端同相时钟,保证对发送端的跟踪性能.     

基于FPGA的双机热备外设容错系统仿真设计

针对传统的继电保护冗余系统缺乏对敏感外设容错处理、切换速度慢等问题,提出了基于FPGA的双机热备外设容错系统。该系统由FPGA控制器、DSP控制器、双A/D模块、双继电器模块等外设组成,FPGA控制器完成双机外设模块的故障检测、双机实时切换,为DSP控制器提供A/D实时采样数据、继电器信号接口,DSP控制器对采样数据进行计算与分析,产生继电保护信号,FPGA控制器和DSP控制器通过"心跳"信号互相检测。FPGA控制器时序仿真波形表明:双机外设模块可以实现周期故障自检、双机快速切换。     

基于FPGA和DSP的并行数据采集系统的设计

在双模信号处理和补偿装置的设计中．提出了一种高速、并行、多通道、可扩展的数据采集方案。该方案将FPGA映射到DSPEMIF的一段地址空间．用FPGA完成数模、模数转换芯片的时序控制和转换数据的缓存，DSP通过对FPGA的访问．间接控制A/D芯片完成对多输入模拟信号的并行采集。本文着重介绍了数据采集系统的设计思想．实现A／D．D／A芯片控制的FP—GA各个功能模块和FPGA的仿真结果．     

基于DSP和FPGA的导航计算机设计

介绍了一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的导航计算机设计,其中DSP专注于导航解算,FP-GA负责微惯性测量单元(IMU)和全球定位系统(GPS)等数据的采集,缓存以及与其它模块的通信。利用FPGA的可重复编程配置和高速并行处理能力,扩展了多路串行通信接口,并在其内部采用异步FIFO存储结构解决了采样信号和DSP之间的跨时钟域传输的问题。系统试验结果说明该导航计算机具有集成度高,功耗低,工作性能可靠的特点。     

基于DSP的机载多功能采集系统设计与实现

针对小型飞行器机载电子设备接口种类多、接口数目大,研究了一种以数字信号处理器(DSP)为核心的高速多功能数据采集系统,系统以DSP芯片TMS320F2812为处理器,采用A/D芯片AD976A、D/A芯片DAC7724、串口芯片ST16C554进行接口扩展,使用FPGA对扩展芯片进行译码控制,通过双口RAM与飞控计算机主处理器进行通信;实验结果表明,采集系统减轻了主处理器负荷,能够满足飞控系统对传感器模拟量数据高可靠性和强实时性的要求,同时采集系统提供了丰富的飞控计算机接口,便于增加机载设备。     

基于FPGA的数据采集分析系统设计

FPGA是一种高密度逻辑器件。与通用的MCU相比,FPGA具有并行数据处理特性。利用该特性,能够实现对高速A/D的采样控制;同样,使用FPGA对采样数据进行频谱分析,能够达到比DSP芯片更高的数据处理速度。     

基于FPGA的光纤光栅传感解调系统设计

设计一款FPGA的光纤光栅传感解调设备,实现光纤光栅传感的低成本高速解调。该光纤光栅传感解调设备由数据采集和A/D模块、FIR数字滤波模块、数据缓存模块和显示模块4大核心模块组成。系统由FPGA主控模块为各个子模块提供全局系统同步时钟。与现有的基于FPGA的光纤光栅传感解调仪相比,设计所需元件均嵌在同一块FPGA开发板上,不仅降低了解调仪的成本而且提高了系统的集成度。实验验证,系统的数字信号处理模块设计合理正确。最后,提出了设计的一种应用,具有一定的实用意义。      

基于PCI的双通道高速数据采集累加系统

介绍了一种基于PCI的双通道高速数据采集累加系统。它能够在高速采集的同时通过FPGA实现实时累加，并且通过双通道A／D交替采样提高采样率。同时介绍了双通道A／D同步的一种简单实现方法，给出了一种基于FPGA的高性价比累加方案，分析了累加操作中数据对齐、缓存、合并以及多时钟域传输的难点，最后给出了完整的系统调试方案。该系统可以用于强噪声背景中的周期性微弱信号的提取。     

基于FPGA的高速数据采集系统设计与实现

设计一种基于现场可编程门阵列(FPGA)的高速数据采集系统,将AT84AD001B高速A/D转换器与Stratix II系列的FPGA作为数据采集和处理主体,并在紧凑型外部设备互连系统平台上进行性能指标测试。结果表明,该系统可实现采样率为1 GS/s的双通道和采样率为2 GS/s的单通道交替并行数据采集性能,以及带宽达到200 MHz、放大倍数达到5倍的前端模拟信号调理性能,具有模块化、坚固性、可靠性和可扩展性等特点。     

FPGA在高速实时信号采集系统中的应用

高速实时信号采集系统是由高性能ADC、FPGA和QDRⅡSRAM等组成。其中高性能ADC实现模数转换,FPGA与QDRⅡSRAM实现ADC信号的接收、数据重组、存储和传输。重点讲述了FPGA如何接收采样率为2 GS/s的高速ADC数据并保持一定的时序裕量,并通过分析FPGA中资源占用情况可以看到FPGA在高速实时信号采集系统中具有很大的优势。     

基于DSP+FPGA的实时信号采集系统设计与实现

为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA的实时信号采集系统设计方案。系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果;通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强。     

多通道超声探伤数据采集处理技术

设计了一种以DSP嵌入式处理器为核心、基于FPGA技术的四通道数字式超声探伤数据采集与处理系统。采用高速A／D转换芯片．在对超声回波信号采集的同时实现了采样数据的在线压缩，在FPGA的控制下实现了高速数据的缓冲存储，设计的系统体积小、功耗低、功能强、集成度高，尤其适合于高速、高精度的超声无损检测。     

基于DSP和FPGA的被动声探测实时采集系统设计

为了给被动声探测技术研究提供实验验证平台,设计了一种可以进行实时数据采集和处理的系统方案.整个系统以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为基本架构,由FPGA控制模数转换器(ADC)采集数据,通过USB 2.0电路将数据传送给个人计算机(PC),用于初期的离线验证;FPGA将采集到的数据通过外部存储器接口(EMIF)传递给DSP,用于实时处理.实验证明:系统实现了被动声探测中的实时数据采集、离线数据存储.数据采集与数据处理分别由不同处理器执行,提高了系统的响应速度与处理性能,能够满足探测系统的实时性要求.     

基于DSP+FPGA结构图像处理系统设计与实现

为了实现视频图像的实时处理，采用基于DSP FPGA的线性流水阵列结构，用现场可编程门阵列FPGA对采集的视频数字图像做预处理，并结合大规模可编程逻辑阵列CPLD进行逻辑控制，实现了视频图像的采集和目标提取的视频数字图像处理系统。介绍了该视频图像处理系统的硬件组成、工作原理和各种视频跟踪算法的应用。该系统与计算机联结，配以适当的图像处理软件和开发系统，即可形成一个通用的实时图像处理平台。     

基于FPGA的多通道高速实时信号处理系统设计

在高速实时信号处理系统中常采用 FPGA+DSP 的架构,根据各自的优点,FPGA 主要做前端信号处理和系统控制。结合具体工程项目,分析设计如何在 FPGA 中实现中频正交采样(DDC),FPGA 如何与 TS201实现高速链路口通信,以及如何在 FPGA 中实现多路信号并行实时处理。     

采用SRIO协议实现多DSP实时系统图像数据传输

针对高速实时图像处理系统数据量大、算法复杂度高等特点,从系统的处理性能、缓存容量、传输带宽三个要点考虑,设计了一种基于FPGA+4DSP架构的实时图像并行处理系统,使用SRIO互连技术取代传统EMIF方式实现DSP间、DSP与FPGA中间的数据传输。实验结果表明,系统传输带宽峰值为312.5 MB/s,这种新的嵌入式实时图像处理平台能够实时采集传输处理1k?1k@100 f/s高分辨率图像数据,并且具有可靠性高、通用性强、灵活性好的优点。