稳压二极管的测试

<正> 稳压二极管是电子产品中最常用的元件之一,它的主要参数有稳定电压(Vz)、稳定电流(Iz)、最大稳定电流(Izm)、电压温度系数(C_Tv)、动态电阻(Rz)、耗散功率(Pz)、正向压降(V_F)、反向电阻(R_R)、反向电流(I_R)等等。对于这些参数的精确测试,必须借助于专用设备和精密仪表,而在一般维修或业余条件下人们往往最为关注的是稳压二极管的性能和稳定电压值有多大。本文介绍用万用表、兆欧表和简单的自制电路判断稳压二极管性能和测试其参数稳定电压的方法。     

功能独特的稳压二极管

稳压二极管（又名齐纳二极管）简称稳压管，顾名思义它是一种专门用来稳定电路工作电压的二极管。我们知道，当普通二极管外加的反向电压大到一定数值后，反向电流会突然增大。将管子损坏，这种现象叫做“击穿”。但是由于稳压二极管内部构造的特点，它却正适合在反向击穿状态下工作，只要限制电流的大小，这种击穿是非破坏性的。这时尽管通过稳压二极管的电流在很大范围内变化，但是稳压二极管两端的电压几乎不变，保持稳定。     

稳压二极管的应用

稳压管是一种特殊的二极管。其伏安特性曲线和普通二极管比较相似,只是反向特性曲线较陡、线性度好。一般二极管反向电压超过其反向耐压值时会被击穿而损坏。而稳压二极管则不同,它在承受反向电压达到稳压值时,反向电流急剧增大。只要反向电流     

4H-SiC TSOB结势垒肖特基二极管的结构优化设计

室温下,沟槽底部有氧化物间隔的结势垒肖特基二极管的击穿电压达到2 009V,正向导通压降为2.5V,在正向偏压为5V时,正向电流密度为300A/cm2。在P型多晶硅掺杂的有源区生成双层SiO2间隔,以优化漂移区电场分布,正向导通压降为2.5V,击穿电压达到2 230V,耐压值提高11%。反向电压为1 000V时,反向漏电流密度比普通结构降低90%,有效地降低了器件的漏电功耗。普通结构的开/关电流比为2.56×103(1~500V),而改进结构的开/关电流比为3.59×104(1~500V)。     

TVS和一般的稳压二极管有什么区别？

电压及电流的瞬态干扰是造成电子电路及设备损坏的主要原因，常给人们带来无法估量的损失。这些干扰通常来自于电力设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等，瞬态干扰几乎无处不在、无时不有，使人感到防不胜防。幸好，一种高效能的电路保护器件TVS的出现使瞬态干扰得到了有效抑制TVS（TRANSIENT VOLTAGE SUVPRESSOR）或称瞬变电压抑制二极管是在稳压管工艺基础上发展起来的一种新产品，其电路符号和普通稳压二极管相同，外形也与普通二极管无异，当TVS管两端经受瞬间的高能量冲击时。     

2CK系列大电流开关二极管氢气烧结工艺的优选

对氢气烧结造成二极管击穿电压蠕变的机理进行了分析,认为烧结过程中过多的H~+离子进入SiO_2层中,成为SiO_2层中的可动正离子,是造成击穿电压蠕变的根本原因。并通过序贯三次L_9(3~4)正交试脸优选,确定了2CK系列大电流开关二极管的氢气烧结最佳工艺条件,使生产效率提高为真空烧结时的三倍,而烧结相同数童的产品耗电却下降了三分之一,使生产效率得到了显著提高。     

功率二极管开关动态过程研究和教学

功率器件是电力电子学的基础,而PN结和PiN结构功率二极管的知识又是功率器件的基础,是电力电子教学中的重要内容。但通常,这部分内容的讲解主要以知识记忆为主,在实际教学中,多为现象讲解,较少对于半导体原理的深入讲解。且目前这部分教学通常关注二极管的反向恢复暂态,而通常忽略正向导通暂态。本文给出PN结、功率二极管的半导体原理分析。并通过案例剖析,结合在实际工程实践中的应用,提出正向导通暂态也是很关键的问题,值得在教学中强调。     

对拥有结终端保护的高压4H-SiC PIN二极管的研究

在对4H-SiC高压PIN二极管进行了理论分析的基础上,利用仿真软件ISE10.0对具有结终端保护的高压4H-SiC PIN二极管耐压特性进行了模拟仿真计算,并取得了很多有价值的计算结果。利用平面制造工艺,结合仿真提取的参数,试制了高压4H-SiC PIN二极管。实验测试结果表明,仿真计算的结果与实际样品测试的数据一致性较好,实测此器件击穿电压值已达到1 650V。     

PIN管控制电路功率容量的确定

PIN管控制电路的功率容量是一个重要的电路参数，必须全面考虑PIN管本身的功率容量和电路结构形式、施加的反向偏置电压、射频信号的频率和形式以及电路在系统中的匹配状况、工作环境和可靠性要求等各项因素综合确定。分析了对影响电路功率容量确定的各种因素，介绍了在射频系统中PIN管控制电路功率容量确定的综合方法。     

Ni，Ti/4H-SiC肖特基势垒二极管

采用本实验室生长的4H-SiC外延片,分别用高真空电子束蒸Ni和Ti做肖特基接触金属,Ni合金作欧姆接触,SiO_2绝缘环隔离减小高压电场集边效应等技术,制作出4H-SiC肖特基势垒二极管(SBD)。该器件在室温下反向击穿电压大于600 V,对应的漏电流为2.00×10~(-6)A。对实验结果分析显示,采用Ni和Ti作肖特基势垒的器件的理想因子分别为1.18和1.52,肖特基势垒高度为1.54 eV和1.00 eV。实验表明,该器件具有较好的正向整流特性。     

齐纳二极管电子辐照特性研究

研究了电子辐照前后齐纳二极管在不同温度下的直流参数特性以及其动态响应。根据直流伏安特性提取齐纳管理想因子n,发现高注量下n有明显增大,表明辐照引入了复合中心。该器件室温下的直流参数稳定,辐照引起的变化不明显;较高温度下,击穿电压和正向压降等变化稍大。在动态响应的研究中,瞬态电压消失后,电流迅速减小并产生了随时间衰减的振荡。高注量的样品振荡时间相较于低注量的样品有明显的延长,这个延长在器件室温存放之后发生了消退。     

A review of the etched terminal structure of a 4H-SiC PiN diode

The comparison of domestic and foreign studies has been utilized to extensively employ junction termination extension (JTE) structures for power devices. However, achieving a gradual doping concentration change in the lateral direction is difficult for SiC devices since the diffusion constants of the implanted aluminum ions in SiC are much less than silicon. Many previously reported studies adopted many new structures to solve this problem. Additionally, the JTE structure is strongly sensitive to the ion implantation dose. Thus, GA-JTE, double-zone etched JTE structures, and SM-JTE with modulation spacing were reported to overcome the above shortcomings of the JTE structure and effectively increase the breakdown voltage. They provided a theoretical basis for fabricating terminal structures of 4H-SiC PiN diodes. This paper summarized the effects of different terminal structures on the electrical properties of SiC devices at home and abroad. Presently, the continuous development and breakthrough of terminal technology have significantly improved the breakdown voltage and terminal efficiency of 4H-SiC PiN power diodes.     

1N4626型齐纳二极管的低噪声关键技术研究

分析了二极管的噪声机理和降低噪声的措施,探索了低噪声齐纳二极管的特殊制作工艺,包括Si平面结加保护环、掺氯缓慢升降温氧化、CVD表面钝化、凸点电镀等.用此组合降噪工艺研制的1N4626型齐纳二极管噪声谱密度典型值达到0.11 μV/平方根(Hz)(2 kHz频率点),比设计指标4.0 μV平方根(Hz)低一个数量级.     

3 A/40 V新型肖特基势垒二极管的设计与研制

为提高传统肖特基二极管的击穿电压,减小了器件的漏电流,提高芯片利用率,文中设计研制了适合于裸片封装的新型肖特基势垒二极管(SBD)。利用Silvaco Tcad软件模拟,在器件之间采用PN结隔离,器件周围设计了离子注入形成的保护环,实现了在浓度和厚度分别为7.5×1012 cm-3和5 μm的外延层上,制作出了反向击穿电压45 V和正向导通压降0.45 V的3 A/45 V肖特基二极管,实验和仿真结果基本吻合。此外,还开发了改进SBD结构、提高其电特性的工艺流程。     

工艺参数对低压TVS器件耐压的影响

目前低压瞬间电压抑制(TVS)二极管工艺参数的研究还不够深入.从深p型(DP)基区杂质浓度、杂质注入能量及基区尺寸控制三个方面探究了工艺条件对低击穿电压的影响.当DP注入剂量小于6.0×1014cm-2时,pn结以雪崩击穿为主,耐压大于6V.DP注入能量在50 keY以下与高浓度n+区复合形成的pn结雪崩击穿耐压大于6V;当控制基区尺寸使n+集电区与DP基区的间距大于1.2 μm时击穿电压保持为7V,但是随着n+与DP基区的间距增加,电流导通路径受到挤压变窄,在相同的反向测试电流下,器件耐压略有提升.通过对单向TVS工艺仿真优化,选择了关键工艺参数,并进行了工程实验,制备了兼具低电容和高抗ESD能力的TVS器件,保证了对主器件实施可靠的保护.     

新型双RESURF TG-LDMOS器件结构

研究了采用双RESURF技术的槽栅横向双扩散MOSFET(DRTG-LDMOS).讨论了双RESURF技术对击穿电压的影响,以及DRTG-LDMOS的电容特性.与传统的槽栅器件结构相比,新结构在相同的漂移长度和导通电阻下,击穿电压提高了30V,并表现出优异的频率特性.