共查询到17条相似文献,搜索用时 281 毫秒
1.
2.
3.
4.
5.
信号完整性分析是高速电路设计的重要环节,文章分析了反射、串扰、过冲和下冲、延时等影响高速电路信号完整性的主要因素。利用信号完整性仿真工具HyperLynx,对印制板进行了详细仿真,并根据仿真结果,对设计进行了优化。 相似文献
6.
针对串扰在高速电路印刷电路板(PCB)设计中造成严重的信号完整性问题,介绍一种可尽早发现串扰引起的问题的方法。首先利用信号完整性仿真软件HyperLynx,建立两条攻击线夹一条受害线的三线平行耦合串扰仿真模型;然后通过仿真分析传输线平行耦合长度、平行耦合间距、传输线类型、信号层与地平面层之间的介质厚度等因素对串扰噪声的影响;最后综合这些影响因素,并根据PCB设计顺序,给出抑制串扰的详细措施。实践表明,这些措施对高速PCB的设计,具有实用、可靠和提高设计效率的意义。 相似文献
7.
高速PCB板设计中的串扰问题和抑制方法 总被引:3,自引:0,他引:3
在电路板的设计过程中,信号频率的提高必然会引起包括串扰在内的各种信号完整性问题。本文剖析了在高速PCB板设计中信号串扰的产生原因,并利用HyperLynx软件包进行了仿真,最后提出了相应的解决方案。 相似文献
8.
本文剖析了在高速PCB板级设计中信号完整性分析领域信号串扰的产生机制,并利用HyperLynx软件包仿真,结合工作中的实践,提出了相应的解决方案. 相似文献
9.
为了优化高速PCB制板,保证信号的完整性,从延迟、反射、串扰3个方面入手:针对延迟问题分析了数据接收与发送的时序模型并探究了延迟使系统时序产生紊乱的原理,推导得出能够保持系统不发生错误的信号建立时间与信号保持时间阈值;分析了引起反射的原理与抑制反射采取的措施,着重针对45.斜切角展开分析,提出了斜切比率,并且针对4个不同比率值进行了仿真观察;最后分析了产生串扰的互感互容原理,给出了减弱串扰的优化方法.采用HyperLynx与HFSS软件对上述方法进行了仿真,验证了建立时间与信号保持时间阈值的准确性,得出斜切比率为0.29适合作为参考值的结论. 相似文献
10.
11.
12.
针对高速电路信号完整性,在介绍信号完整性基本概念的基础上,重点研究了信号反射问题.分析了反射形成的原因和解决方法,阐述了信号完整性仿真分析的相关内容,最后结合实际的应用说明了利用Mentor Graphics公司的HyperLynx仿真工具解决信号反射的方法. 相似文献
13.
14.
15.
高速PCB设计中信号完整性的仿真与分析 总被引:1,自引:0,他引:1
讨论了高速PCB设计中涉及的定时、反射、串扰、振铃等信号完整性(SI)问题,结合CADENCE公司提供的高速PCB设计工具Specctraquest和Sigxp,对一采样率为125 MHz的AD/DAC印制板进行了仿真和分析,根据布线前和布线后的仿真结果设置适当的约束条件来控制高速PCB的布局布线,从各个环节上保证高速电路的信号完整性。 相似文献
16.
在高速电路设计中,信号完整性问题越来越突出,已经成为高速电路设计师不可避免的问题。该文重点研究了平行传输线间的串扰问题,通过信号完整性分析软件Hyperlynx建立了三线串扰模型并进行仿真分析,最后提出高速PCB设计中减小串扰噪声的策略。 相似文献