数字接收机的中频采样技术应用

本文以扩频接收机为例介绍了中频采样速率的选择方法,并对采样后的信号频谱进行分析,同时还讨论了射频前端部分与A/D部分的接口关系。     

宽带数字侦察接收机的实现

用于窄带工作的数字化接收技术已取得了较为成功的应用。基于雷达电子侦察领域的现状及数字化技术的发展趋势，本文有针对性地提出了利用数字化接收技术实现宽带应用的几种方法，并在工程应用方面进行了相应的探讨，其中部分设计思路希望能为雷达电子侦察接收机的工程设计提供一些借鉴。     

一种抑制数字接收机镜像干扰的方法

现代脉冲多普勒体制雷达常规数字中频接收机大多采用带通采样方式。由于雷达信号一般采用脉冲波形,数字接收机在对射频回波下变频数字化后,对A/D数据进行时频谱分析时往往在脉冲边沿处会产生较大的镜像干扰。本文分析了脉冲多普勒雷达常规数字中频接收机在处理脉冲信号时脉冲边沿镜像干扰产生的机理,指出了中频带通滤波器在数字中频接收机链路中的主要作用,着重对中频带通滤波器的指标体系设计需求提出了新的关注点,以此达到抑制数字接收机脉冲边沿镜像干扰的目的。     

中频带通采样技术在数字接收机中的应用研究

针对数字接收机在工程应用中的数据瓶颈问题,对中频带通采样技术进行了研究,讨论并计算了不同中频信号频率与中频带宽条件下的带通采样频率,分别在窄带中频数字接收机、宽带中频数字接收机两种典型情况下进行了计算机仿真验证。仿真结果表明,中频带通采样技术在降低采样频率的同时,不会导致信息量的丢失,能够较好地从带通采样数据中获取有价值的信息。     

带通采样在数字多通道中频接收机中的应用

论述了带通信号采样定理,在对带通采样后的频谱结构做了详细分析的基础上,提出中频频率、采样频率的选取方法。将带通欠采样技术运用到软件无线电中频接收机设计中,并给出了带通采样定理在的不同条件下Matlab仿真的结果,验证了带通采样技术在宽带数字多通道、多速率、多模式软件无线电中频接收机设计中的可行性和实用性,在工程应用中具有较大的参考意义。     

带通采样在多载波数字中频接收机中的应用

在全面论述带通信号的采样定理,并对带通采样后的频谱结构仔细分析的基础上,从工程应用的角度出发,提出一种中频频率、采样频率联合优化的方法。将此方法应用于cdma2000多载波数字中频接收机的设计中,验证了它的可行性和实用性。     

数字中频接收机的设计与实现

数字中频接收机(DIFR)是对中频信号直接采样,其信道化功能由数字正交下变频器和数字滤波器来实现。因此,DIFR适用于接收和处理多载波、多模式信号,可解决很多种信号之间的互通互连问题。本文基于DIFR对动态范围、带宽、自动增益控制和高速信号采集等技术需求,优化设计了一种大动态宽带DIFR,给出了该系统的实现方案、各部分的参数分配及系统设计指标;给出了一种新型的数字自动增益控制(DAGC)实现电路,并提出了其控制算法。     

扩频接收机中带通滤波器最优相对带宽分析

本文推导了扩频接收机检波前信噪比与接收端带通滤波器带宽等参数的关系,并进行了相应的数值分析。研究结果表明,接收端带通滤波器存在最优相对带宽使得检波前信噪比最大,并且最优带宽不等于信号带宽;最优相对带宽与输入载噪比、中心频率及相关积分时间无关,但受收发两端滤波器类型影响;当发射端滤波器相对带宽大于等于0.8时,接收端滤波器最优相对带宽与发射端滤波器相对带宽无关。     

中频采样全数字接收机的设计与实现

根据侦察接收机的需要,基于软件无线电理论提出了一种中频采样全数字接收机的设计方案,对其中的带通采样单元、数字下变频单元和解调单元进行了分析。数字下变频采用高效滤波抽取方案,对CIC、HB和FIR滤波器的设计进行了详细介绍。最后在基于FPGA的CPCI接口信号处理平台上进行了实现,完成了多种信号的解调处理,系统具有高度的灵活性和可扩展空间。     

全数字接收机中一种改进的内插滤波器

讨论了全数字接收机中的定时调整问题,指出立方插值滤波器对于64QAM、256QAM等的一些高效的调制方式其性能是不充分的。为此,笔者对朱建军提出的一种内插滤波器做了一些改进,得到了性能更好的一种内插滤波器。最后,比较了立方插值滤波器与这里所提出的一种改进滤波器的内插性能,并用计算机对其进行了仿真。     

Design of interpolation filter for all digital receiver—On the interpolation problem of full response modulation signals

All digital implementation of receiver is a main topic on digital communication recently. The design of interpolation filter is one of the important problems for all digital implementation of receiver. In this paper, for full response linear modulation signal, a interpolation criterion is proposed. An interpolation formula is presented on bandwidth-limited transmission signal. For example, using the raised cosine roll off function as the system pulse response, the feasibility and effectiveness on the interpolation formula are certified by theoretical and numerical analysis. The computer simulation result on 16-QAM signal is given.     

一种全数字化载波频偏估计器算法

本文提出一种适合ＱＡＭ调制信号的全数字经载波频偏观测器算法,它用于不再采用锁相环同步器的全数字接收机中直接测量频偏的大小,文中提出了频偏观测器算法,接着引入频偏的卡尔曼滤波算法,最终把频偏观测器与卡尔曼滤波器相结合构成了频偏估计器,为存在较大偏的移动通信信道中解决载波同步问题提供了一种实现方案。     

高动态条件下PN码扩谱接收机的频率跟踪策略

在UHF,SHF频段上,机载或弹载PN码扩谱接收机由于接收机载体的高动态特性,导致接收信号具有显著的多普勒频移的不确定性。该文根据这一实际特点,对几种载波环捕获与跟踪数字系统进行了研究。在软件上,结合码环的串行滑动相关捕获算法与全时间超前-滞后非相干跟踪算法,既达到了载波频率的快速同步,保证了对数据的实时解扩与解调,同时使系统具有很好的灵活性,方便了二次开发和升级。     

DSSS系统中基于Chirp-Fourier变换的扫频干扰抑制算法

提出一种直接序列扩频(DSSS)系统中基于Chirp-Fourier变换的扫频干扰(LFM)抑制算法,Chirp-Fourier变换可以有效地估计出加入噪声的LFM的初始频率和扫频率,从而可以设计出自适应的干扰抑制接收机。仿真分析表明,该方法可获得较好的误码率性能,和其它基于二维时频分析工具的滤波算法相比,不仅干扰抑制的效果好,而且可利用快速傅里叶变换(FFT)实现,提高了处理速度。     

新型超宽带探地雷达数字采样接收机设计

基于探地雷达应用,结合等效时间采样技术和实时采样技术的优点,提出了一种新的超宽带等效数字采样技术。该采样技术不需要采用集成模数转换（A/D）,而是通过对模拟信号进行1比特并行时间交替采样和均匀量化来实现模数转换的功能。基于该技术思想,利用一片现场可编程门阵列（FPGA）研制出具有等效4.096 GHz采样率、7位精度模数转换功能的超带宽探地雷达数字采样接收机。电路结构紧凑,功耗低于1.5 W.实测结果表明：该接收机的模拟带宽达500 MHz,具有很低的量化噪声,能很好的重构输入信号。同时,该接收机具有很好的性能,能满足超宽带探地雷达的要求。     

卫星移动通信系统低信噪比抗干扰数字接收机设计

针对阵列天线卫星移动通信抗干扰能力差、传播损耗大等特性,设计了一种数字波束形成技术( DBF)和扩频技术相结合的数字接收机。其中,DBF算法采用基于递归最小均方算法( RLS)的解扩重扩盲自适应波束形成算法,使用VxWorks实现权值计算,FPGA实现波束形成;扩频方式采用直接序列扩频,在FPGA中实现。仿真分析与样机测试显示,通过两项技术联合使用,在信噪比低至-45 dB条件下仍可以实现可靠通信,同时有效加强了系统抗干扰能力。     

一种改进的光偏分复用16-QAM系统盲解复用算法的研究

在高速光纤偏分复用(PDM)16进制正交幅度调制(QAM)相干光通信系统中,偏分解复用算法是分离偏振信息和进行信号补偿的关键技术。针对传统盲解复用的恒模算法(CMA)易于陷入奇异性和独立成分分析(ICA)算法收敛性能一般的问题,本文提出了一种改进型ICA(MICA)算法。算法基于给出的一种全新收敛测量方法,通过计算补偿后信号点与理想星座点的距离,自适应的改变学习速率,达到了更好的误码率(BER)性能。在20Gbaud/s的PDM-16-QAW系统上的仿真结果表明,与传统CMA法相比,本文提出的算法完全消除了奇异性问题,与是否存在偏振相关损耗(PDL)无关。此外,算法还能在前向纠错编码门限上提供高达1dB的光信噪比(OS-NR)提升,并在收敛速率和精确度上都得到了提升。     

反馈时延对高速率光数字接收机时域均衡器影响的分析

时域均衡器(TDE)是高速率相干光数字接收机的重 要功能模块之一。从TDE的设计需要出发,本文 详细研究了误差信号的反馈时延对其收敛性能的影响,提出了一种简化的理论分析方 法,并通过对 光纤色散信道的仿真验证了方法的有效性。分析表明,当TDE使用较小的迭代步长 时,反馈时延 对TDE收敛的影响很小,且TDE在收敛后的性能与无反馈时延的理想情况相同;但 是,反馈时延的增 加,会造成TDE抽头系数的振荡,从而导致TDE的发散;同时,反馈时延会大幅降 低允许使用的最大 迭代步长,造成TDE收敛速度的降低。本文采用数值仿真的方法对光纤色散信道的TDE进 行了分析,其结果验证了上述理论分析方法的有效性,并获得了不同的反馈时延下所允许使 用的最大迭代步长,其值将随着反馈时延的增大由1.0减小至0.1。     

Adaptive digital calibration techniques for narrow band low-IF receivers with on-chip PLL

Digital calibration and control techniques for narrow band integrated low-IF receivers with on-chip frequency synthesizer are presented. The calibration and control system, which is adopted to ensure an achievable signal-to-noise ratio and bit error rate, consists of a digitally controlled, high resolution dB-linear automatic gain control (AGC), an inphase (I) and quadrature (Q) gain and phase mismatch calibration, and an automatic frequency calibration (AFC) of a wideband voltage-controlled oscillator in a PLL based frequency synthesizer. The calibration system has a low design complexity with little power and small die area. Simulation results show that the calibration system can enlarge the dynamic range to 72 dB and minimize the phase and amplitude imbalance between I and Q to 0.08° and 0.024 dB, respectively, which means the image rejection ratio is better than 60 dB. In addition, the calibration time of the AFC is 1.12μs only with a reference clock of 100 MHz.     

用于带有片上时钟的窄带低中频接收机的自适应数字校准技术

Digital calibration and control techniques for narrow band integrated low-IF receivers with on-chip frequency synthesizer are presented.The calibration and control system,which is adopted to ensure an achievable signal-to-noise ratio and bit error rate,consists of a digitally controlled,high resolution dB-linear automatic gain control（AGC）,an inphase（I） and quadrature（Q） gain and phase mismatch calibration,and an automatic frequency calibration（AFC） of a wideband voltage-controlled oscillator in a PLL based frequency synthesizer.The calibration system has a low design complexity with little power and small die area.Simulation results show that the calibration system can enlarge the dynamic range to 72 dB and minimize the phase and amplitude imbalance between I and Q to 0.08° and 0.024 dB,respectively,which means the image rejection ratio is better than 60 dB.In addition,the calibration time of the AFC is 1.12 μs only with a reference clock of 100 MHz.