共查询到20条相似文献,搜索用时 156 毫秒
1.
2.
系统地介绍了一种应用于智能小区的采用无线收发芯片nRF401研制的无线防盗系统.结合单片机控制技术和射频无线通信技术,详细阐述了系统的基本结构、系统功能、设计原理以及无线通信协议,并对部分基本电路和软件流程进行了介绍. 相似文献
3.
4.
本文分别介绍了PAWS软件平台、VXI虚拟仪器硬件平台的原理和组成,并以此为基础,阐述了搭建军用ATE测试设备的设计方法和具体流程。明确了PAWS的优势,预计了今后军用ATE的发展方向。 相似文献
5.
VXI数模混合信号集成电路测试系统 总被引:4,自引:1,他引:3
数模混合集成电路测试系统是当前我国的主流测试系统,本文以信息产业部电子信息产业发展基金重点招议标项目(VXI数模混合集成电路测试系统研究开发及产业化)为例进行了介绍。论述基于VXI总线的高速、高密度、多通道、低功耗新型ATE IC测试系统,介绍了系统的软硬件设计。详细论述了全面提高系统开放性、标准化的设计思想。 相似文献
6.
印制板(PCB)的在线测试和功能测试原理 总被引:1,自引:0,他引:1
近年来,在电子产品的生产中,自动测试设备(ATE)的应用日益广泛.本文针对ATE的产生原因、应用、结构和原理作了全面的介绍,特别是对在ATE中使用的特殊测量技术,如"在线测试"中的Guarding技术,TTL集成电路定位方法,"功能测试中的反驱动技术,Bus Bust技术、数据压缩技术等作了简明的阐述 相似文献
7.
移动通信频段的虚拟频率特性测试仪 总被引:2,自引:0,他引:2
本文主要基于"虚拟仪器"的思想,提出了频率特性测试仪的设计方法,之后分别详细讨论了软件和硬件电路的设计。硬件部分主要给出了实现所需功能的原理框图、所选器件及实物照片;软件控制部分则论述了设计思路、程序流程,并介绍了由CVI实现的频率特性测试仪面板的主要功能及其测试过程,最后给出了系统实物图及测试实物数据比较图,从而验证了按照本方案设计的测试仪可以有效地进行频率特性测试分析,并且具有广泛的应用前景。 相似文献
8.
国外军用测试技术现状及发展趋势 总被引:13,自引:1,他引:12
曲东才 《国外电子测量技术》1999,(4):4-5,16
本文简要介绍了武器系统的可测试性的基本概念、国外军用测试技术以及ATE的发展和现状,最后分析了ATE的发展趋势。 相似文献
9.
一种CPU测试程序的开发方法与实现 总被引:3,自引:0,他引:3
如何科学有效地生成CPU测试图形,是困扰测试程序开发人员的一个难题.以N80C196KB为例,系统地介绍了一种基于ATE开发CPU测试图形程序(测试向量)的新方法,即学习法.通过验证,该方法可极大地提高CPU测试图形的生成效率,彻底解决了长期以来CPU及其他复杂数字集成电路的测试图形生成的难题. 相似文献
10.
移植是实现不同测试系统之间的测试程序共享、加快测试开发的一个重要手段.本文通过分析测试移植的过程与实例,提出用知识工程技术解决不同ATE之间的测试程序流通问题.给出了一个基于专家系统的测试程序移植系统的结构设计.文中还简单介绍了基于专家知识实现测试码移植的情况. 相似文献
11.
三维芯片由于其高性能和低功耗越来越受到人们的欢迎。SoC技术是把一个完整的系统集成到单个(或少数几个)芯片上,从而实现整个系统功能复杂的集成电路。以细粒度划分的3D SoC实现了真正意义上的3D芯核。它降低了单个芯核内的局部和全局互连线的长度,在功耗和性能方面会有很大的改进。但是随着划分层数的不同,测试开销也会发生变化。本文通过扫描链平衡提出考虑测试时间和测试存储的测试开销函数,以便找到最优的划分层数。在ITC’02基准SoC集上的实验结果表明,通过扫描链平衡技术后得到的测试开销比普通测试开销最高降低了19.9%。 相似文献
12.
13.
支持内嵌IP芯核测试的片上网络路由器技术研究 总被引:2,自引:0,他引:2
微系统芯片测试中一个主要问题是对内嵌IP芯核的测试存取。对于基于片上网络的微系统芯片,可复用片上网络测试内嵌IP芯核,提出了支持内嵌IP芯核测试的片上网络路由器结构,分析讨论了测试模式下的无拥塞路由算法,片上网络路由器分析模型以及在片上网络平台上的测试存取链配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络,建立了片上网络测试平台,可用于分析被测芯核的测试时间和路由/交换算法。最后,使用测试基准电路集ITC’02中的微系统芯片基准电路d695进行了实验验证。 相似文献
14.
基于NSGA-Ⅱ算法的SoC测试多目标优化研究 总被引:1,自引:0,他引:1
在系统芯片SoC测试中,测试时间与测试功耗是两个互相影响的因素.多目标进化算法能够处理相互制约的多目标同时优化问题.在无约束条件下,对SoC测试时间与测试功耗建立联合优化模型,并采用多目标进化算法中的改进型非劣分类遗传算法(Non-dominated sorting genetic algorithm Ⅱ,NSGA-Ⅱ... 相似文献
15.
针对内建自测试(BIST)技术在SoC测试上的应用问题,提出了一种在IEEE 1500标准下对IP核的BIST设计方法。该方法根据IEEE 1500标准的测试结构和规范研究讨论了测试壳的各个组成单元,实现了测试壳在各种工作模式下的指令操作,并结合BIST的工作原理设计了测试控制器的结构和工作流程。最终以8位超进位加法器为例,在Quartus II环境下对整个测试系统进行了功能验证。验证结果表明,IEEE 1500测试壳可在BIST控制器作用下正确完成指令和数据传输,本设计对IP核的测试功能有效可行。 相似文献
16.
Rich D.A. Carroll M.S. Frei M.R. Ivanov T.G. Mastrapasqua M. Moinian S. Chen A.S. King C.A. Harris E. De Blauwe J. Hong-Ha Vuong Archer V. Ng K. 《Microwave Magazine, IEEE》2002,3(2):44-55
As process technology advances, we will see SoC systems with millions of digital gates combined with RF circuits operating in the tens of GHz 相似文献
17.
采用硬晶片的三维堆叠SoC测试规划是一个NP hard问题,针对该问题提出了一种采用GWO(grey wolf optimization)的三维堆叠SoC测试规划方法,使得在最大测试引脚数和最大可使用TSV(through silicon vias)数的约束条件下,从而达到三维堆叠SoC测试时间最小化目的。本算法基于群体智能,通过实施攻击等操作,更新Alpha、Beta和Delta进行寻优,从而实现三维堆叠SoC测试规划。本研究以ITC'02 Test benchmarks中的典型SoC为实验堆叠对象,实验结果表明本算法相比PSO(particle swarm optimization),能够获得更短的测试时间。 相似文献
18.
基于SoC规范的存储器内建自测试设计与对比分析 总被引:4,自引:1,他引:3
集成电路深亚微米工艺技术和设计技术的迅速发展使得SoC存储器的测试问题日益成为制约其技术发展的“瓶颈”。为解决SoC中存储器走线和多IP核测试等问题,本文从嵌入式核测试标准IEEE P1500出发,采用了基于该规范的专用硬件方式内建自测试的设计及实现方法,并通过与传统的存储器内建自测试结构进行比较和分析,证明了基于该规范的内建自测试方案可以在满足功耗约束下减少走线,实现多IP核测试。 相似文献
19.
Xiaohu Qin Seasat Liu 《电源世界》2014,(7):51-56
在手持设备中给射频功放供电一直是一个比较难做的设计,因为一方面需要提高射频功放的工作效率用来延长电池的工作时间,另一方面又不能在提高工作效率的同时降低功放的工作性能,所以必须为其提供一个满足要求的高效直流电源。常规的方式,是将功放的电源端与电池直接连接供电,但是这种工作模式会使得功放的工作效率很低,不能满足高效低功耗要求。德州仪器公司推出的SuPA(Supply for Power Amplifier)系列的DC-DC产品,从工作机理上做了创新,采用平均功率跟踪(Average Power Track)技术和包络跟踪技术(Envelop Tracking),优化了射频功放工作时功率消耗,从而提高了功放的工作效率,延长了电池的工作时间。本文着重阐述平均功率跟踪技术的工作原理和SuPA的应用设计,从而方便设计工程师能够快速地理解和应用此项技术,实现高效的功放电源设计。 相似文献
20.
边界扫描测试系统的以太网接口设计 总被引:1,自引:0,他引:1
将边界扫描测试技术应用于远程测试,可实现仪器设备的远程测试与故障诊断。研制了一种边界扫描测试系统的以太网接口设计方案,采用C8051F021单片机可编程外部存储器接口与网络接口芯片RTL8019实现总线连接,提高了RTL8019的访问速度,设计了网络接口电路和硬件底层驱动程序,并组建基于网络的边界扫描测试系统硬件平台。通过测试验证,测试结果表明,该以太网接口可以很好地完成网络数据通信,使测试系统具有远程测试功能,提高了边界扫描测试技术的应用价值。 相似文献