建立高速数字I/O缓冲器宏模型的模糊逻辑方法

如何构造精确有效的数字电路I/O缓冲器宏模型用于系统级的仿真,是高速电路信号完整性分析中的重要问题.本文提出了一种基于模糊逻辑,对数字电路的I/O缓冲器瞬态行为建模的方法.采用一阶Sugeno模糊系统,用平均分割法生成初始模型,再通过BP.最小二乘混合学习算法消除误差.模型可综合成SPICE环境下的子电路,应用十分方便.计算实例表明方法是有效的.     

高速数字I/O缓冲器瞬态行为建模及其在同步开关噪声分析中的应用

本文阐述了从最新版本的IBIS(I/O Buffer Information Specification)建模数据中构造高速数字I/O缓冲器的瞬态行为模型的推导过程,获得了建模所需要的充分条件.与相应的晶体管级模型(SPICE模型)相比,该方法在获得了更高仿真精度的同时,提高了具有大量同步开关器件芯片互连的仿真速度.采用这些模型有效地分析了多芯片互连非线性电路中的同步开关噪声,证实了差分波形传输信号的优越性.     

PXI数字I/O数据传输的实现

虚拟仪器技术将仪器功能分为输入、输出和数据处理3个模块,通过PXI(compact PCI bus extensions for instrumentation)等总线平台来建立系统.因此,理论上在虚拟仪器平台上借助I/O模块和程序支持就能完成信号输入、输出和处理的全部软硬件设计.文中基于PXI总线平台和LabWindows/CVI软件开发环境,以PXI-6533数据传输的向量模式为例,探讨数字I/O在虚拟仪器系统中对数字信号传输的控制问题,以及基准频率、占空比和数据传输宽度的设定和程序实现.     

高速I／O接口技术

现代通信技术朝着高速、精确的方向发展,尤其是高速串行通信,逐渐成为通信技术的主流,在各行各业扮演着极其重要的角色,文中简述了高速I／O的相关技术,如SERDES（串行器／解串器）技术、8B／10B编码、COMMA字符、预加重等,并列举了具有代表性的Xilinx公司的FPGA产品,展示了RocketIO技术的实际应用。     

I2C I/O电路设计

符合标准的电气参数实现是设计的主要问题,详细阐述了一些关键参数的实现方式,如输人高低电平、输出下降时间。为适应多电压的工作环境,电路采用了一些特殊结构如采用电平转换单元和内部低电压电路互联、采用电压保护结构使电路同时支持3．3V和5V总线电压。该电电路采用常见的双电压(1．8V／3．3V)0．18pm工艺实现。仿真结果表明完全符合飞利浦公司的快速型12C总线(FAST-MODE)的电气标准。     

基于CompactPCI总线的数字隔离I/O模块的实现

本文结合自主研发的CompactPCI总线数字隔离I/O模块,介绍了模块的硬件和驱动解决方案,重点说明了模块与CompactPCI总线的接口部分设计、模块电气隔离的设计、模块WinDriver驱动程序的开发.     

Oracle应用系统中I/O的设计与分析

虽然现在的磁盘容量越来越大,但是在读/写速度上还是跟不上CPU的速度.因此,许多软件应用的性能都由于硬盘的输入/输出(I/O)速度跟不上内存的速度而受到限制.通常CPU的活动必须暂停等到I/O完成为止.Oracle应用可以设计成性能不被I/O所限制的应用.如果数据库文件在它能力内运行的话,调整I/O可以增强系统运行性能.本文将从以下几个方面阐述I/O的设计     

分布式I／O资源虚拟化技术的研究

提出一种可有效整合和使用分布式I/O资源的新方案.该方案实现于操作系统和系统硬件之间,主要采用最新的硬件虚拟化技术,将分布于多主机的I/O资源进行虚拟化和整合,为上层客户操作系统构建一个全局虚拟I/O空间,实现客户操作系统对分布式I/O资源的全局管理和使用.该方案实现于系统软件层,性能较高、实现成本低,并且客户操作系统无需做任何修改.     

一种自适应多核处理器I/O一致性处理方法

 I/O引发的数据一致性问题是多处理器系统数据一致性问题不容忽视的重要因素.多核使得处理器中的I/O一致性问题变得更加突出.另一方面,I/O访问模式的多样性使得单一的I/O一致性处理方法很难满足多样的I/O应用需求.本文首先分析了I/O应用访问模式,提出了I/O数据访问的七种特性;并根据I/O数据的访问特性提出了一种新型的自适应多核处理器I/O一致性处理方法,使得I/O一致性处理可以自适应地根据I/O应用进行动态调整,从而满足不同应用需求;最后,我们对自适应的I/O一致性处理方法进行了性能评测,评测结果表明该方法对不同的I/O应用均能获得很好性能.     

芯片I/O缓冲及ESD电路设计

文章详细介绍了基于CMOS的芯片I/O缓冲电路分类,功能,电路及版图设计的一些考虑以及芯片引脚的静电保护问题.     

新型薄栅氧混合电压I/O缓冲器

This paper presents a novel mixed-voltage I/O buffer without an extra dual-oxide CMOS process.This mixed-voltage I/O buffer with a simplified circuit scheme can overcome the problems of leakage current and gateoxide reliability that the conventional CMOS I/O buffer has.The design is realized in a 0.13-μm CMOS process and the simulation results show a good performance increased by ～34% with respect to the product of power consumption and speed.     

Novel mixed-voltage I/O buffer with thin-oxide CMOS transistors

S I/O buffer has. The design is realized in a 0.13-μm CMOS process and the simulation results show a good performance increased by～34% with respect to the product of power consumption and speed.     

可调节型低抖动时钟占空比稳定电路的设计

介绍了一种用于高速流水线ADC双沿采样的时钟占空比稳定电路。在传统占空比稳定电路的基础上,增加含连续时间积分器的反馈环路,并设计了时钟周期检测电路,同时可通过SPI配置积分器的参考电压,在片外调节芯片制造过程中产生的误差,并在前端增设一个高增益带宽时钟放大器,用来放大幅度很小(Vp-p<100 mV)的差分输入时钟信号。电路采用0.18 μm 1.8 V 1P5M CMOS工艺,可对频率范围为50~250 MHz、占空比范围为10% ~ 90%的输入时钟进行稳定调节,时钟峰-峰值抖动约为0.3 ps @ 250 MHz。     

基于STD总线的多路数字I/O设计

随着人们生活水平的日益提高,工业控制的对象数量也与日俱增,对I/O模块的开发需进一步加强。为了满足工业控制方面的I/O数量多,操作方便,使用灵活,可靠性高等方面的较高要求,实现了一种基于STD总线,以工业控制计算机为主控制器,应用Xilinx公司的CPLD开发平台,面向工业控制的多路数字I/O设计。工业控制计算机通过多路数字I/O板,实现了多达128位I/O被控对象的读、写控制,并且速度快、性能稳,能够充分满足工业控制的要求。     

数模混合的可调占空比电路RC2053

本文介绍了车用交流稳压调节电路RC2053的工作原理，较详细地介绍了实现脉宽调制的方法，并结合时序图给出了电路的实际工作模式。     

集成电路中接口电路的可靠性设计

在集成电路设计中,可将承担静电放电保护、电平转换、电路驱动等功能的电路组合成接口电路,通过对接口电路的可靠性设计来提高集成电路的可靠性。从电路设计、版图设计、封装设计等设计阶段的特点出发,阐述了各阶段可靠性设计的内容,并总结了一些设计要点和设计准则,提出了可采用接口电路、封装、PCB三者协同设计的方法,以提高接口电路的可靠性。     

基于I2C总线的I／O口扩展设计

由于传统的NI—DIO驱动板卡能够驱动的I／O口数量比较有限,一般只应用在测试通道数比较少的实验场合。而在一般的大型环境试验中,要求能对多个产品同时测量。如果使用传统的DIO板卡测试,就会出现测量通道数量不够的情况。针对此类问题,提出了运用单片机与I／O扩展芯片PCA9554／A采用I2C通信进行I／0扩展,上位机采用LabVIEW编程,界面友好、操作方便,在环境实验中起到了良好效果。