基于FPGA的数字下变频设计

介绍了应用于数字波束形成天线的数字下变频器的基本结构，描述了利用FPGA设计数字下变频器的原理和方法；分析了实现数控振荡器、数字滤波器等关键组成部分的软件算法及性能，并给出了相应的MATLAB算法仿真结果。     

基于软件无线电数字下变频的FPGA设计与实现

作为软件无线电中最核心的技术——数字下变频(DDC,Digital Down Conversion),关键技术是要将高频信号通过数字下变频技术处理成为能够被后端的DSP器件进行处理的低频信号。在深入研究数字振荡器和数字振荡器和积分梳状(CIC,Cascaded Integrator-Comb)滤波器、半带(HB,Half-Band)滤波器、以及有限长单位冲激响应(FIR,Finite Impulse Response)滤波器组成的滤波器组的情况下,提出了一种基于现场可编程门阵列(FPGA,Field Programmable Gate Array)的方案。实验结果成功滤除了高频杂波并降低了信速率,验证了本方法的可行性。     

用FPGA实现数字下变频

在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insigllt公司的FPGA开发系统,用测试电路实测了数字下变频的性能。     

数字下变频技术的改进与FPGA实现

数字下变频(DDC)是软件无线电系统的关键技术之一,可将高频数据流信号变成低频数据流信号,以适宜于后端数字信号处理器设备实时处理.分析了下变频器的各个组成模块:数字振荡控制器(NCO)、级联积分梳妆(CIC)滤波器、有限长单位冲激响应(HR)滤波器.并在此基础上对各个模块提出改进方式,给出了一种改进型基于FPGA的数字下变频的设计方案,实验结果表明,改进型数字下变频技术可减少对FPGA内部逻辑资源的消耗,具有可用性和实用性.     

一种基于FPGA的数字下变频算法研究

在宽带中频软件无线电系统中，数字下变频(DDC)是其核心技术之一。介绍了数字下变频的原理，给出了一种基于FPGA的数字下变频算法，讨论了DDC算法中的关键部分数字锁相环(DPLL)、数字滤波器(DF)和数控振荡器(NCO)的实现，并且比较了这种算法与其他实现方法的优缺点。最后对该算法进行了仿真验证。     

一种基于FPGA的数字下变频器

介绍一种用FPGA实现的中频数字化接收机数字下变频器,重点介绍了数字下变频器原理、能够降低运算工作量的多相滤波处理结构和分布式算法,给出了设计应用的实例。     

基于FPGA的数字上／下变频SOPC的设计与实现

在宽带中频软件无线电通信系统中，数字上变频（DUC）及下变频（DDC）是其核心技术之一。本文介绍了数字上／下变频的原理，给出了一种基于现场可编程逻辑器件（FPGA）的数字上／下变频片上可编程系统（SOPC）的设计方案，并重点讨论了有限冲击响应（FIR）滤波器的设计、内插器和抽取器的实时处理结构一多相滤波器结构以及数控振荡器（NCO）的实现。在Xilinx公司的FPGA集成开发软件ISE7．1中编写了相应的通信程序，并对整个系统进行了实验验证。结果表明系统稳定可靠，方案是可行的。     

软件数字下变频技术研究

本文讨论了软件无线电接收机中数字下变频处理的高效算法和结构，其目的是在DSP中用软件完成数字下变频处理，这样可省去专用数字下变频器（DDC）硬件集成电路，并增强中频处理的灵活性，适应性，文中指出将混频、抽取、滤波结合在一起完成将大大减少运算量，并分析了将CIC滤波器与内插的二阶多项式滤波器组合进行有效抽取滤波的设计方案，仿真结果表明该方案有效可行。     

基于FPGA的数字下变频设计

数字下变频(Digital Down Converter or DDC)是软件无线电的核心技术之一,本文首先介绍了数字下变频的原理,然后主要讨论了基于FPGA的数字下变频实现结构,在Xilinx公司ISE10.1开发环境下,通过编写Verilog 程序和调用IP核相结合的方式研究了数字下变频的FPGA实现方法,通过FPGA芯片Virtex-5 XC5VLX110T设计实现了数字下变频器,并用Modelsim 对各个模块和整个系统进行仿真,结果表明,各个模块和整个系统都能按要求工作,从而验证了FPGA实现数字下变频的正确性.     

一种基于FPGA的数字下变频器设计

数字下变频是软件无线电的核心技术之一。文中给出了一种基于FPGA的数字下变频器的设计方案以及仿真实验结果,该方案可避免使用专用的数字下变频器,同时可使硬件电路更加简化,系统更加灵活。     

基于FPGA的直接数字频率合成器的实现

由于直接数字频率合成器(DDS)具有其它频率合成器无法比拟的优势而受到青睐。介绍了DDS的基本原理和特点，以及利用现场可编程门阵列(FPGA)实现DDS的过程，给出了基于MATLAB仿真语言的波形仿真结果，利用FPGA器件设计DDS，大大地简化了电路设计过程，缩短了调试时间，提高了可靠性，FPGA的可编程性为修改、添加和优化DDS的功能提供了方便。     

基于FPGA的新型数字电压表设计

准确可靠的电压测量在大学物理教学中具有重要意义。在研究目前主流电压表设计方案的基础上,提出一种基于FPGA技术的新型数字电压表的设计方法,极大地增强了系统集成度和电路可靠性。以Altera公司高性价比的CycloneⅡ系列EP2C5T144芯片为控制核心,以较高性能的模／数转换器为信号采集芯片,完成电压数据的采集、转换、处理、显示,并实现了档位的自动转换和较宽的测量范围。详细讨论仪表关键电路的设计思路以及关键算法的实现步骤。测试结果表明,该仪表测量误差不大于0．02V,具有较高的测量精度,满足教学实验中的电压测量要求。     

基于FPGA的数字频率计的设计

用硬件描述语言VHDL对频率计系统进行设计,此程序在EDA软件平台Max+plus Ⅱ上编译仿真后,制作出其硬件电路板,再将程序下载到FPGA模块中实现.硬件设计中只需一个下载芯片EP2C5,剩余皆是输入输出部分.包括时钟和数码管驱动以及发光二极管,大大地简化了电路结构的复杂性,又提高了电路的稳定性.     

基于FPGA的数字电压表的设计

采用EDA(电子设计自动化)技术和FPGA(现场可编程门阵列)芯片设计数字电压表。整个设计采用VHDL,由ADC0809转换控制模块、数据转换模块、译码模块组成。并在MAX PLUSⅡ下进行软件编程实现正确的工作时序后,将编译结果下载到FPGA芯片上生成SoC(片上系统)。     

基于FPGA芯片的数字频率计设计

介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max＋P1usⅡ可编程逻辑器件开发系统。本文采用自顶向下的设计方法，对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计，其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件（FPGA）芯片上。该方法改变了以往数字电路小规模多器件组合的设计，而且设计周期短，内部电路模块具有可移植等特点。与用其他方法做成的频率计相比，其体积更小、性能更可靠。     

基于FPGA的FIR数字滤波器的设计

提出了一种采用现场可编程门阵列器件(FPGA)设计FIR数字滤波器的方案,利用MATLAB软件对滤波器的系数量化进行了计算和仿真,对用VHDL语言描述的滤波器进行综合和仿真,结果能够达到设计要求.     

一种基于FPGA的数字电视调制器硬件电路设计

介绍一种基于FPGA的数字电视调制系统的硬件结构，该结构具有简单、灵活、易升级、安全性好等特点，非常适合于数字电视传输方案。     

基于FPGA的数字温度传感器接口设计

数字温度传感器在实际应用中广受欢迎,以其为基础构成的温度测量系统,线路简单、硬件开销少、编程灵活、成本低廉。介绍了数字温度传感器常用的两种串行总线(单总线和系统管理总线)的接口标准和特点,分析了在现场可编程门阵列(FPGA)中设计这两种接口的方法,并描述了相应的硬件电路和软件设计方案。     

基于FPGA的数字钟设计

介绍了利用VHDL硬件描述语言结合FPGA可编程器件进行数字钟的设计，并通过数码管驱动电路动态显示计时结果。通过本例可以为其他电路的设计提供一定的借鉴作用。     

基于FPGA的数字图像中值滤波器设计

在电视跟踪系统中,为了抑制数字视频图像存在的脉冲噪声和满足系统实时性的需要,对图像进行基于硬件的实时滤波处理是有重要意义的。通过分析常见的3X3滤波窗口的数学模型,提出了基于FPOA的中值滤波算法及其设计方案。结合现场可编程门阵列FPOA的并行结构和适合流水线设计的结构特点,采用VHDL语言进行电路设计,利用仿真工具MODELSIM进行时序仿真验证。实际应用中表明可以滤除脉冲噪声,有效地改善了图像的质量,满足系统的实时性要求,提高了系统性能。