一种1V 2.4G CMOS高线性度混频器

本文提出了一种低电压、高线性度CMOS射频混频器.在LC折叠式共源共栅结构中,通过并联一工作在弱反应区的辅助MOS管的方法来改善线性度.在1V的工作电压下,采用TSMC0.18μm射频CMOS工艺仿真表明,该方法在基本不影响混频器其它参数如增益、功耗、噪声的条件下ⅡP3提高了6dB.     

低电压高增益下变频混频器设计

本文设计一个低电压高增益下变频混频器。为了降低电源电压,本文采用了LC-tank折叠结构,同时为了提高混频器线性度,采用了开关对共源节点谐振技术。在低电源电压和高线性得到保证的情况下,本文用ADS2009软件重点对混频器的转换增益进行优化、仿真,结果表明:工作电压1.4V,RF频率2.5GHz,本振频率2.25GHz,中频频率250MHz,转换增益7.325dB,三阶交调点6.203dBm,单边带噪声系数3.823dB,双边带噪声系数2.868dB,功耗14.028mW,本文所设计的混频器可用于无线通信领域的电子系统中。     

24GHz高线性低功耗CMOS混频器的设计

采用一种新颖的前馈补偿差分跨导结构和LC-tank折叠共源共栅技术设计了一种适用于汽车防撞雷达系统前端的24 GHz高线性低功耗CMOS下变频混频器,详细分析了Gilbert单元混频器的线性度指标和其优化技术。该混频器工作电压为1.8 V,射频信号为24.0 GHz,中频信号为100 MHz,采用TSMC 0.18μm RF CMOS工艺实现了电路仿真和版图的设计,仿真结果表明:该混频器IIP3可达4 dBm,增益为-9.2 dB,功耗为5.7 mW。     

适用于WLAN接收机的高线性电流模式混频器设计

针对无线局域网接收机对低成本和线性度的定制化需求,设计了一款适用于IEEE 802.11 b/g/n/ax标准WLAN接收机的高线性度电流模式混频器;采用零中频接收机架构,电流模式混频器的电路结构主要包括跨导级放大器,混频开关级和跨阻放大器;通过跨导级两种工作状态的转换和跨阻放大器反馈电阻的两种取值变化实现了混频器的四档增益可调;混频开关级选用双平衡无源混频电路以提供良好的线性度;为了解决零中频接收机存在的直流失调问题,加入了一种电流注入式的直流失调校准电路,进一步提高了混频器的线性度;对跨阻放大器中的跨导运算放大器电路进行优化设计以提高其带宽,使跨阻放大器的输入阻抗足够小以保证混频器的线性度;基于180 nm RF CMOS工艺,借助Cadence软件对混频器进行仿真:当本振频率为2.4GHz时,四档增益分别为38dB、32dB、27dB和21dB,中频带宽可达20MHz;噪声系数在高增益的情况下为8.46dB,输入三阶交调点在低增益的情况下可达13.72dBm;仿真结果表明,在较宽的中频带宽下,电流模式混频器取得了良好的线性度性能,满足WLAN接收机的定制化需求。     

基于电感源极退化技术的高线性混频器设计

基于电感源极退化技术设计了一款新颖的高线性度正反馈跨导放大器,并且将该跨导放大器应用于折叠结构式混频器当中。通过抵消反相器和辅助放大器之间的三阶跨导分量,改善了其线性度。电路采用TSMC 0.13μm CMOS工艺进行设计与仿真,完成了版图设计与流片。与传统结构相比,该混频器的输入三阶交调点IIP3高达8.6 dBm,噪声系数为10.9 dB,增益高达14 dB,并且取得了更优的归一化FOM指标。     

基于CMOS模拟开关实现平衡混频器

详细介绍了有源单平衡混频器的电路组成,分析了有源平衡混频器的工作原理。基于CMOS模拟开关设计实现了一种(低功耗、高线性度的)开关平衡混频器,最后对混频器的指标进行了测量和分析。测试结果表明(在3.3V电源电压下,消耗电流小于10mA,射频输入信号)在60～110MHz频带范围内,(本振信号+10dBm时)插入损耗小于7dB,波动小于1dB,输入P1dB压缩点大于13dBm。     

低压低功耗混频器的设计

本文对常见的混频器结构进行了调整,提出了一种新的混频器结构--低压低功耗混频器,分别降低了跨导级、本振级与输出负载正常工作时所消耗的直流电压降,从而达到降低电源电压的目的.采用1.5v TSMC 0.35 μm CMOS工艺进行仿真,该混频器仿真结果表明,电路转换增益为-10.5 dB,噪声系数为20.648 dBm,1 dB压缩点为-5.764dBm,三阶输入交调点为4.807 dBm.     

基于CMOS工艺V-NPN晶体管设计的用于接收机的双极型有源混频器

随着声纳通信技术的发展,需要使用CMOS工艺设计用于声纳通信接收机中的低噪声低频混频器.由于MOSFETs的闪烁噪声拐角频率通常在几MHz,在低频工作时会有非常大的闪烁噪声.这使得用MOSFETs设计的传统CMOS有源混频器,在低频低噪声系统中不能使用.本文提出了使用深N阱CMOS工艺中的垂直寄生NPN晶体管(V-NPN)设计的双极型有源混频器.该垂直寄生NPN晶体管的闪烁噪声拐角频率通常为几KHz,因此可以用来设计低噪声低频混频器.本文使用0.18μm CMOS工艺中的V-NPN晶体管设计了一个双极型有源混频器.仿真结果显示,工作电压为3.3V,LO频率为50KHz,RF频率为40KHz时,该双极型有源混频器的电压增益为18.3dB,NFdsb为15.99dB,等效输出噪声,P1dB为-9.88dBm,IIP3为-1.65dBm.     

一种低1/f噪声CMOS混频器的分析和设计

通过分析混频器中噪声的产生机制,阐述了降低混频器1/f噪声的措施,设计了一种采用动态电流注入和谐振电感的可应用于零中频的低1/f噪声有源混频器.该混频器有很低的转角频率,NF在100kHz时仅为11.8dB,转换增益为14.5dB,IP3为-4.76dBm,功耗为7.5mW.     

一种高线性度宽带可编程增益放大器

设计了一种应用于超宽带无线接收机的高线性度宽带可编程增益放大器(PGA),该PGA采用线性度增强型源简并结构的放大器加电阻衰减网络的结构,增益的调节分两步完成,PGA Core实现6dB增益调节步长,电阻衰减网络实现1dB增益调节步长,PGA Core电路采用线性度增强型源简并结构放大器,提高PGA的线性度。PGA采用SMIC 0.18μm混合信号CMOS工艺,1.8 V电源电压供电,仿真结果表明,该PGA增益范围-4~28dB,1dB步进,3dB带宽大于280 MHz,最大增益时输出三阶交调点(OIP3)25.7dBm,噪声系数(NF)22.24dB,总体电路消耗10.4 m A电流,芯片有效面积0.2 mm~2。