基于TMS320C6713B的EDMA实时数据流传输

结合TMS320C6713B DSP和CPLD数据采集平台,简述了C6713B DSP的硬件结构,重点介绍了增强型直接存储器访问(EDMA)的硬件结构和配置方法.数据经CPLD及DSP外部存储器接口(EMIF)由EDMA传输到DSP片内,传输过程不需要CPU干预,并且采用乒乓缓冲结构,CPU同时可以进行数据处理,提高了数据传输、处理的速度,保证了实时性.     

基于EDMA实现TMS320C64X与FPGA的数据传输

结合TMS320C64XDSP＋FPGA信号处理平台,简述了TMS320C64X DSP的硬件结构,重点介绍直接存储器访问（EDMA）的硬件结构和配置方法。数据经现场可编程门阵列（Field-Pro-grammable Gate Array,FPGA）及DSP外部存储器接口（EMIF）由EDMA传输到数字信号处理器（DSP）片内,传输过程不需要CPU干预,并且采用乒乓缓冲结构,CPU同时可以进行数据处理,提高了数据传输、处理的速度,保证了实时性。     

EDMA数据传输方式在基于DSP的视频信号处理系统中的应用

视频信号传输是视频信号处理系统的关键技术,文章介绍利用EDMA数据传输方式、在基于TI公司的数字信号处理器(DSP)TMS320C6713芯片的视频信号处理系统中实现视频数据信号高速传输的一种方案。介绍了方案中的DSP外部储存器接口与FIFO存储器的硬件接口设计,并着重描述了基于EDMA数据传输方式的实现方法和软件设计流程。利用EDMA在CPU后台高效地实现存储空间的数据搬移,并在EDMA中断服务程序中对视频数据信号进行处理,DSP的中央处理单元就能够专注于信号处理和系统功能控制,从而满足视频信号处理系统的高速实时性要求。     

基于FPGA与DSP的雷达高速数据采集系统

激光雷达的发射波及回波信号经光电器件转换形成的电信号具有脉宽窄,幅度低,背景噪声大等特点,对其进行低速数据采集存在数据精度不高等问题.同时,a/D转换器与数字信号处理器直接连接会导致数据传输不及时,影响系统可靠性、实时性.针对激光雷达回拨信号,提出基于FPGA与DSP的高速数据采集系统,利用FPGA内部的异步FIFO和DCM实现A/D转换器与DSP的高速外部存储接口(EMIF)之间的教据传输.介绍了ADC外围电路、工作时序以及DSP的EMIF的设置参数,并对异步FIFO数据读写进行仿真,结合硬件结构详细地分析设计应注意的问题.系统采样率为30MHz,采样精度为12位.     

异步FIFO在FPGA与DSP通信中的运用

利用异步FIFO实现FPGA与DSP进行数据通信的方案.FPGA在写时钟的控制下将数据写入FIFO,再与DSP进行握手后,DSP通过EMIFA接口将数据读入.文中给出了异步FIFO的实现代码和FPGA与DSP的硬件连接电路.经验证,利用异步FIFO的方法,在FPGA与DSP通信中的应用,具有传输速度快、稳定可靠、实现方...     

基于DSP和Slave FIFO的USB2.0接口硬件电路设计

本文介绍了一种基于DSP和Slave FIFO的USB2.0接口硬件电路设计。针对数据传输瓶颈问题,设计采用DSP直接存储器访问(DMA)数据传输方式,实现了一个可工作于实时信号处理系统中的USB2.0接口。该接口使用Slave FIFO端口进行通信,可以有效利用USB协议带宽,提高数据传输速率,具有较高的实用价值。     

EDMA在图像数据快速传输中的应用

在图像处理中图像数据交换量大,图像数据传输是图像采集处理系统的关键环节。EDMA是DSP中用于实现数据快速交换的重要技术,具有独立于CPU的后台批量数据传输的能力。文章基于TI公司TMS320DM642芯片的图像采集处理系统,利用EDMA的数据传输方式实现视频数据信号高速实时传输。介绍了DSP的外部存储器接口与FPGA的FIFO存储器有机结合进行数据传输,分析了其设计的整体结构与逻辑控制的功能,并着重分析了基于EDMA Ping-Pong数据传输方式的原理及其应用。另外,EDMA中断服务程序调用CPU对已搬移完成的图像数据块进行处理,不仅提高了数据的传输效率,而且节约了CPU资源,使DSP的高性能得到了充分发挥,从而为视频信号处理的实时性奠定了基础。     

基于McBSP的DSP与FPGA间数据传输接口设计

针对TMS320C6416 DSP,为了实现嵌入式数据处理系统中DSP芯片与FPGA接口,提高数据传输速度,增强系统可靠性,给出了基于DSP芯片的同步多通道缓冲串行接口结合增强型直接存储器存取实现DSP与FPGA之间高速数据传输的原理、硬件与软件设计方案,该方案利用EDMA中断对收到的数据进行处理,采用内部缓存机制保证了数据的可靠传输,不需要占用CPU资源,并且电路设计简单,可靠性好,易于实现,具有一定的通用性.     

基于EMIF接口的数据采集系统的设计

以TMS320C6713为控制器,设计和实现基于EMIF接口的数据采集系统.实际上,可以将外部的AD芯片作为外部的数据存储器设备,通过读取存储器数据的方式获得需要采集的数据.主要从硬件和软件两方面介绍EMIF接口的使用方法,最后实验结果说明采集的数据完全满足要求,实现了基于EMIF接口的数据采集系统,并且也简单说明了T...     

TMS320C6711和外部存储器接口的设计

DSP和外部存储器接口是TI公司的DSP系统设计中的重要环节。介绍了TMS320C6711外部扩展存储器接口设计，文中以Hynix公司的SDRAM存储器（HY57V653220B）为例，给出了具体的接口电路和相关寄存器的配置方法，并给出了EMIF初始化的程序源代码。     

一种低功耗异步FIFO存储器的设计

针对传统异步FIFO功耗较高的缺点,设计一种低功耗异步FIFO存储器。通过采用对异步读写指针的前两个状态位直接比较的方法,减少格雷码向二进制转换的电路,并增加门控时钟电路,从而大大降低了存储器的动态功耗。通过软件QuartusⅡ7.2对其进行功耗估算,功耗降低了8%。用ModelSim SE 6.1b进行仿真,验证了设计功能的正确性。     

基于ARM和CPLD的高速高精度数据采集系统设计

基于CPLD和FIFO,本文设计了一种以S3C2440为控制器,结合高速模数转化器ADS7891、先进先出缓冲器芯片IDT7205构成的高速高精度数据采集系统。设计中主要体现CPLD采集控制逻辑的精确时序配合和FIFO的缓存,使FIFO能够在A/D与ARM之间充当媒介,较好的完成数据传输。     

Design of a programmable length FIFO memory and its controller

This paper describes the CMOS design of a first-in, first-out (FIFO) memory. The design is based on 2μ. meter CMOS technology and can operate with a 20 MHz clock. The length of the FIFO is programmable, resulting in minimum data ripple through time, for applications not requiring the full length.     

FIFO存储电路的设计与实现

文章介绍了一个正向设计，并已成功流片的FIFO存储器电路结构设计及关键技术．重点研究了实现该电路的两类关键技术，存储电路和控制逻辑。文中的设计思想和具体的逻辑电路可以通用于所有先进先出存储器的设计。     

模数转换器AD9243与FIFO的接口设计

介绍了一种高速模数转换器AD9243与FIFO的接口电路，AD9243是3MHz的14位模数转换器，IDT7204是一种9位4K容量的先进先出双端口缓存器。设计中使用两片IDT7204构成一个14位4K容量的缓存器。     

基于EPLD内嵌式阵列模块S5933芯片扩展FIFO的设计

介绍了一种设计内嵌式FIFO的方法，重点介绍了设计原理和设计方法。这种设计方法是对传统存储器设计方法的改进，也是将来板卡存储器设计的发展趋势．     

高速异步FIFO设计

文章介绍了异步FIFO的整体结构、功能和工作原理以及具体的异步FIFO设计方法,分析并解决了数据在不同时钟域之间进行传输时产生的亚稳态问题,着重对判断空／满逻辑电路进行了分析设计。改善了传统需要增加状态位来判断空／满状态的设计方案,提出了一种新的空／满判断方法,同时还给出了部分异步FIFO设计的verilog源代码。最后提供了计算FIFO存储器字数目的相关公式,为FIFO存储器字的大小设计提供了参考。     

基于多波束风场位移测量法的高速数据采集和处理系统设计

为实现对风场的实时监控,多波束风场位移测量系统对数据采集系统提出了很高的要求。针对实际需求,设计了实现高速数据缓存和传输控制的FPGA芯片,主要包括PLL时钟管理模块、前级FIFO缓冲模块、后级双口RAM存储模块以及FIFO和RAM的读写控制模块等,很好地完成了数据的缓存和异步读取,并且极大简化了A/D芯片接口电路结构和印制电路板设计的复杂性。在开发环境QuartusⅡ6.1中对设计的各个模块分别进行了综合和仿真,仿真结果表明各模块均达到了设计要求。风场位移测量系统成功地对实地风场进行了测量,结果表明高速数据采集系统能够有效地检测出风场中不同距离处的散射回波信号,并据此计算出风速以及风向。     

基于EZ-USB FX2的单向传输系统设计与实现

为了满足不同安全等级主机间单向数据传输的应用要求,介绍了一种基于EZ-USB FX2实现的单向传输系统设计方案,采用通用串行总线USB2.0芯片Cy7c68013和先入先出存储器IDT72v06,通过Cy7c68013通用可编程接口与外部先入先出的连接,实现了在不同安全域主机之间单向、高速、安全可靠的数据传输.     

FIFO segmentation as a substitute to linked lists

We present a technique for dynamic allocation of memory to different queues. Our approach lies between two well-known techniques, linked lists and the relocation of data for preserving reasonable contiguous areas of available memory space. However, we avoid the main drawbacks of both. We never allocate more than two segments of contiguous memory per flow and thus avoid the proliferation of pointers and associated memory fragmentation. Moreover, we never relocate data already admitted into memory. We thus offer a considerably simpler implementation, amenable to hardware realization. The price to pay is also twofold. We cannot guarantee total exhaustion of the available memory before overflow occurs and we can only implement the first in first out (FIFO) discipline for the flows hosted in memory. In fact, we exploit the defining feature of a FIFO: data having arrived first will also leave first, spending in memory as little time as possible and giving the opportunity for rearranging memory allocation to the advantage of future arrivals. Two segments per flow are sufficient to achieve, over time, complete memory reallocation without data movement. Simulation results exhibit this ‘refreshing’ feature of FIFO, as brought to light by our proposed scheme.