基于并联开关技术的ECL电路设计

本文首先指出了采用电压信号的多值电路中,在多个开关串联时存在的问题,进而提出了适合于ECL电路设计的两种将串联开关转换成并联开关的方法,并具体设计了采用并联开关的三值ECL电路。设计实例表明这些方法具有简便、规范的特点。用PSPICE对设计的电路进行模拟得到的结果表明,采用并联开关技术设计的电路不仅具有正确的逻辑功能,而且比采用串联开关设计的电路具有更快的速度。     

三值ECL极性变换电路的设计和计算机模拟

本文引入了一组能在多值ECL电路中揭示信号与元件相互作用过程的新运算,并讨论了有关的性质.在此基础上设计了三值ECL极性变换电路.经过SPICE 2对电路进行计算机模拟,其结果表明该电路能实现其正确的逻辑功能并具有良好的DC与瞬态性能.     

基于阈算术代数系统的ECL触发器设计#br# #br# 基于阈算术代数系统的ECL触发器设计

针对ECL触发器设计中存在电路结构复杂、设计过程繁琐等不足,在分析ECL电路特点和阈算术代数系统的基础上,设计出一种ECL算术运算单元电路,进而提出了基于阈算术代数系统的ECL触发器的设计方法,具体设计了ECL二值主从型D触发器、ECL三值D锁存器以及ECL三值T触发器置数单元.采用TSMC 0.18 μm工艺参数对所设计的电路进行HSPICE模拟,结果显示,所设计的电路具有正确的逻辑功能和良好的瞬态特性,验证了本方法的正确性.与以往的ECL触发器电路相比,本方法设计的ECL触发器电路结构有所简化,运用和图方法,使得设计更加简单、直观有效.特别是在较复杂电路设计时,本方法更显优势,电路结构更为简单,所用晶体管数量更少.     

基于阈算术代数系统的ECL触发器设计

针对ECL触发器设计中存在电路结构复杂、设计过程繁琐等不足,在分析ECL电路特点和阈算术代数系统的基础上,设计出一种ECL算术运算单元电路,进而提出了基于阈算术代数系统的ECL触发器的设计方法,具体设计了ECL二值主从型D触发器、ECL三值D锁存器以及ECL三值T触发器置数单元.采用TSMC 0.18μm工艺参数对所设计的电路进行HSPICE模拟,结果显示,所设计的电路具有正确的逻辑功能和良好的瞬态特性,验证了本方法的正确性.与以往的ECL触发器电路相比,本方法设计的ECL触发器电路结构有所简化,运用和图方法,使得设计更加简单、直观有效.特别是在较复杂电路设计时,本方法更显优势,电路结构更为简单,所用晶体管数量更少.     

三值ECL施密特电路设计

在二值数字电路中，施密特电路占有重要地位．为提高数字电路的信息密度，近年来国际上重视对处理多值信号的多值逻辑电路的研究0'，因而对多值施密特电路的研究无疑是不可回避的'．本文在文献【3j基础上提出另一种三值ECL施密特电路设计方案．工多值ECL电路中的阈值控制和施密特电路设计在三值电路中存在二种检测阈（0．5，1．5），因此设计三值施密特电路的关键就在于设计相应的阈值控制电路去分别控制阈0．5和1．5，使它们各自具有独立的回差电压．对ECL电路有：上述H式中V；。。；、V；；．s；分别对应于阈0．5和1．5的电压，并假…     

基于对称输入输出的三值ECL门电路设计

鉴于传统的多值ECL（发射极耦合逻辑）电路需要多个参考源的弊端,提出了采用对称输入输出的ECL电路结构,并设计了构成三值电路完备集的对称输入输出三值ECL文字电路和取大电路,这种电路形式可以减少ECL电路的参考电平数量,并具有更简单的电路结构,电源电压绝对值较低,并且电路功耗也有所降低．     

互补对偶结构的三值ECL锁存器设计

在分析发射极耦合逻辑(ECL)电路的互补对偶特性基础上,指出了差分对的两个开关变量的不独立性及互补对偶特性,并设计了互补对偶结构的ECL三值D型锁存器.这种新型的D型锁存器电路比传统电路具有更简单的电路结构.它的输出是互补的双轨三值输出系统.应用这种新型锁存器设计的D触发器及时序电路将具有更简单的电路结构.     

基于多β晶体管的三值全功能触发器及其应用

本文在分析多β晶体管工作原理的基础上,提出了利用多β晶体管结合ECL构成三值开关,并以此为基础设计了三值D型锁存器和三值主从型D触发器．本文还设计了三值全功能触发器,并讨论了三值全功能触发器的逻辑功能及其激励函数,最后应用全功能触发器对时序电路的实例进行了设计,实例设计表明应用该触发器可以简化电路结构,提高电路的工作速度．     

三值噪声及热噪声共同调制下RC串联电路的随机共振现象

研究了在三值噪声和高斯白噪声共同调制下RC串联电路所表现出来的现象.利用系综平均法和Shapiro-Loginov公式,推导得到了平均输出幅度增益的精确表达式.通过模拟及分析图示,表明平均输出幅度增益在输入信号频率ω、系统参量a取不同值时,其呈现为三值噪声参量d、q的非单调函数,即在适当的噪声参量和系统参量条件下,平均输出幅度增益呈现出1个最大值,而高斯白噪声对于平均输出幅度增益没有产生任何影响.     

基于开关信号理论的三值IZL单变贵电路设计

本文应用开关信号理论的基本思想，分别用开关变量及三值信号变量来描写IZL电路!}?地开关晶体管的开关状态与三值电流信号·联结这两类变量的!}J比较运算和接地运算则用于描写电路内部开关元件与信号的相互作用过程，从而引入了适用于IzL电路的接地电流开关理论.基于该理论，本文对几类重要的三值IzL单变量电路进行了设计，结果表明，借助该理论能获得较简单的电路设计.     

基于CNFET的低功耗三值门电路设计

通过对碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)的研究,提出一种基于CNFET的低功耗三值门电路设计方案.该方案在分析CNFET结构及其不同尺寸的碳纳米管对应于不同阈值电压特性的基础上,以多值逻辑理论为指导,设计基于CNFET的三值反相器、与非门、或非门等单元门电路,最后利用HSPICE对所设计的电路进行仿真.结果表明:所设计电路具有正确的逻辑功能,与传统三值门电路相比,三值CNFET门电路平均传输速度提高52.7%,平均能耗节省54.9%.     

基于集成门电路的三值无稳态触发器研究

通过对二值无稳态触发器设计原理的重新归纳,本文从三值单稳态触发器的设计出发,提出了基于集成门电路的三值无稳态触发器的设计方案, 并用PSPICE程序进行计算机验证. 结果表明所设计的三值无稳态触发器具有正确的逻辑功能. 本文还进一步提出了三值等宽的三值无稳态触发器的设计方案.     

三值脉冲式JKL触发器设计

锁存器和触发器是时钟系统的基本元件.由于具有硬边沿、低延时等特点,脉冲式触发器比主从触发器越来越受到关注.很多文献对二值脉冲式触发器进行了研究,但是目前对三值CMOS脉冲式触发器的研究并不多.本文从脉冲式触发器的特点出发,提出了单边沿、双边沿三值脉冲式JKL触发器的设计,进一步丰富和完善了多值脉冲式触发器的设计.HSPICE模拟结果表明,提出的三值脉冲式JKL触发器具有正确的逻辑功能和功耗低、延时小的特点.与从传统的主从型和维持阻塞型三值JKL触发器相比,所设计的三值脉冲式JKL触发器电路结构简单,节省了近54.5%的能耗.     

基于电化学发光和阻抗技术研究DNA单碱基错配

单碱基错配的识别和稳定性差异在核酸多态性研究中至关重要。在同一电化学传感器平台上,采用电化学发光（ECL）和电化学阻抗（EIS）2种技术,协同研究DNA链中不同类型和不同位点的单碱基错配识别和稳定性差异。电极表面具有茎环构象的探针DNA与完全互补DNA、不同类型或不同位点单碱基错配DNA杂交前后的ECL和EIS信号强度变化有显著差异。信号强度变化可揭示单碱基错配识别的稳定性。结果表明,DNA链中心位点的C-A单碱基错配稳定性低于链两端的,靠近键合电极表面双链链端的C-A单碱基错配稳定性低于非键合电极表面双链链端的,同一中心位点C-X碱基对的稳定性顺序为C-G?C-T>C-A≥C-C。研究结果可为核酸多态性研究提供参考。     

基于钟控神经MOS管的多值双边沿D触发器设计

通过对钟控神经MOS管特性和冗余抑制技术的研究,提出了一种新型多值双边沿D触发器的设计方案．该方案利用钟控神经MOS管多输入栅加权信号控制、浮栅上的电容耦合效应及具有对浮栅进行初始化并将数据保存在浮栅上等特性,实现D触发器的多值输出．与传统触发器相比较,此多值触发器不但减少时钟冗余信号,降低电路功耗,提高电路效率,而且无需改变电路的结构就可实现不同基的多值D触发器．最后,采用0．25μm CMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,并与相同功能多值D触发器比较,多值双边沿D触发器具有明显的低功耗特性．     

三值线性时序机(TLSM)及其在三值序列滤波器与发生器中的应用

本文提出了三值线性时序机(TLSM)模型.并提出了基于文献[4]的三值D型触发器的三值序列滤波器与三值序列发生器的设计,讨论了三值序列发生器在保密通信中的应用.