一种基于DSP技术的超声波数据采集设计

提出了一种基于DSP技术的数据采集系统,该系统使用高速AD转换芯片和DSP芯片,利用DSP芯片的PWM模块作为AD采样时钟,数据接口采用16位数据总线方式,通过DMA控制的方式实时读取采样数据。实验结果表明,该系统满足数据实时采集的需要。     

嵌入式系统中实时时间的获取

针对在嵌入式系统中,当系统重启或异常断电的情况下,实时时间信息丢失的问题,本文提出了两种获取实时时间的方法：时钟芯片方法和GPS方法。时钟芯片方法中以DS1302为例,介绍了它在嵌入式系统中的软硬件设计。GPS方法中使用6PS接收机接收卫星信号,然后将符合NMEA-0183协议的格式化数据通过串口送往嵌入式系统,再通过软件提取数据中的时间信息。     

基于ARM处理器的Linux系统实时时钟的设计

文章使用DS3231芯片为基于ARM处理器的Linux嵌入式系统提供独立的实时时钟,处理器从DS3231获取精确的时间信息.介绍了ARM处理器与实时时钟芯片的接口电路设计.介绍了嵌入式ARM处理器和12C总线的通讯协议,介绍了Linux-2.6的驱动程序结构,并在此基础上给出了实时时钟驱动程序在实现方法.     

基于达芬奇技术的SMFF终端实时图像处理系统研制

针对太阳磁场望远镜（SMFT）终端海量图像数据的传输与处理等问题,设计并实现了基于达芬奇技术的嵌入式实时图像处理系统。利用UML建模抽象出核心对象,描述整个系统的行为并指导系统的设计。系统硬件上围绕双核（ARM＋DSP）达芬奇处理器DM6446进行了设计和实现;系统软件上对ARM端的MontaVista Linux操作系统和DSP端的DSP／BIOS嵌入式实时操作系统进行了客制化裁减和BSP开发;用户软件上设计并实现了一系列图像处理和识别功能,包括CMOS图像传感器成像控制、图像预览、图像预处理、太阳磁图实时提取、太阳图像FITS文件的生成、文件格式转换和数据压缩等。良好地满足了（SMFT）终端实时采集与图像处理的要求,提高了望远镜的观测效率。     

基于ARM的嵌入式系统中DS1337实时时钟接口电路及Linux驱动程序设计

介绍了基于I^2C总线接口的实时时钟芯片DS1337应用功能．给出了DS13374在基于P9315ARM芯片的嵌入式系统中的接口电路，同时给出了在Linux操作系统中通过驱动程序对其进行串行扩展，以实现读写控制的具体方法。     

基于ARM和DSP的微机线路保护装置

在微机线路保护中,利用数字信号处理器（DSP）高效快速的数字信号处理能力和嵌入式先进的精简指令集芯片机器（ARM）处理器强大的以太网通信功能,采用DSP＋ARM9的双中央处理器（CPU）的硬件结构,两者之间采用双口随机存储器（RAM）进行数据交换。软件设计基于嵌入式Linux操作系统,移植了Bootloader、内核,构建了Ramdisk的根文件系统,并移植了应用程序。     

TMS320VC5410 CCS 2.2上实现指纹预处理的嵌入式应用研究

嵌入式指纹识别是目前指纹脱机系统的研究应用热点，其核心是DSP系统。本文就此采用TI的高速DSP芯片TMS320VC5410集成开发环境（IDE）CCS2．2对其实现进行了研究，并用极值滤波、平滑滤波、拉普拉氏锐化、二值化对指纹图像进行预处理。系统EVM测试得出，预处理的时间为0．18～0．3s，需要DSPCPU资源为约30000MIPS。达到了DSP实现指纹识别实时性能要求。     

带幻像时钟的非易失性存储器DS1244Y的使用方法

DS1244Y是带幻像时钟的存储器芯片,该芯片将嵌入式实时时钟和32K×8非易失性存储器功能合二为一。本文介绍DS1244Y的使用方法,给出了它和AT89C52的接口电路图及读写幻像时钟的子程序。     

一种500MHz高性能锁相环的设计

随着专用集成芯片（ASIC）和系统芯片（SOC）的飞速发展,芯片内部生成可变频率的稳定时钟变得至关重要,设计一个高性能锁相环正是适应了这样的需求。本文在传统锁相环结构的基础上设计了一种高速、低功耗、低噪声的高性能嵌入式混合信号锁相环结构。它可以在片内产生多分组高频稳定时钟信号,从而为先进的专用集成芯片（ASIC）和系统芯片（SOC）的实现提供最基础且最重要的可应用时钟产生电路。模拟结果表明：该锁相环可稳定输出500 MHz时钟信号,稳定时间小于700ns,在1．8V电源下的功耗小于18mW,噪声小于180mV。     

循环缓冲机制在DSP异步数据访问中的应用

目前,数字信号处理器(DSP)芯片被广泛应用于声频信号处理系统中,各种数据接口日趋复杂。在这些嵌入式程序设计中,经常需要在多个中断服务程序之间进行数据交互,然而在很多系统中这些中断的时钟源并不一致。由于时钟抖动使得这些中断的相对到来时刻不是固定的,导致数据传输的不可靠性。提出通过建立循环缓冲区来协调系统中异步数据的传输。该机制通过合理地选择循环缓冲区的长度,使得数据的读操作和写操作之间具有一定的延时,从而缓解了时钟抖动导致的数据丢失或覆盖问题。实验验证了该方法的有效性和稳健性。     

导航计算机系统中CPLD配置软件串口更新研究

针对嵌入式导航计算机系统中CPLD器件软件更新需求,提出了通过串行方式基于DSP的CPLD软件更新方案,通过DSP的I/O口模拟CPLD的JTAG时序逻辑,将由串口接收到的CPLD配置信息文件,移入到其内部逻辑中,从而实现软件更新。分析研究了实现该方案需解决的硬件和软件中的关键问题,设计实现了提出的CPLD器件软件更新方案,并在实际的导航计算机系统中进行了验证和应用。     

A Versatile High-speed Image Processing System Based on DSP and CPLD

In this paper, we present an optimized design method for high-speed embedded image processing system using 32 bit floating-point Digital Signal Processor （DSP） and Complex Programmable Logic Device （CPLD）. The DSP acts as the main processor of the system： executes digital image processing algorithms and operates other devices such as image sensor and CPLD. The CPLD is used to acquire images and achieve complex logic control of the whole system. Some key technologies are introduced to enhance the performance of our system. In particular, the use of DSP/BIOS tool to develop DSP applications makes our program run much more efficiently. As a result, this system can provide an excellent computing platform not only for executing complex image processing algorithms, but also for other digital signal processing or multi-channel data collection by choosing different sensors or Analog-to-Digital （A/D） converters.     

基于EPM1240的SDRAM控制器的设计

SDRAM的读写逻辑复杂,最高时钟频率达100 MHz以上,普通单片机无法实现复杂的SDRAM控制操作。复杂可编程逻辑器件CPLD具有编程方便,集成度高,速度快,价格低等优点。因此选用CPLD设计SDRAM接口控制模块,简化主机对SDRAM的读写控制。通过设计基于CPLD的SDRAM控制器接口,可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM,增加系统的存储空间。     

FPGA/CPLD选型及与其他技术的融合

对FPGA和CPLD器件的逻辑结构和性能进行比较,阐明电子系统设计中FPGA/CPLD器件选型时应注意的基本原则,并论述FPGA/CPLD与以单片机、DSP为代表的嵌入式系统及SoPC,ASIC等技术相互融合的技术特征和趋势,充分证明FPGA/CPLD器件将与嵌入式系统、SoC/ASIC等技术进一步广泛融合,在广阔的电子设计领域发挥不可忽视的作用。可为以FPGA/CPLD为代表的可编程逻辑器件的扩展应用提供借鉴。     

嵌入式车牌识别系统的硬件电路设计

基于数字信号处理器(DSP)TMS320VC5416和复杂可编程逻辑器件(CPLD)的嵌入式车牌识别系统的硬件设计,利用视频处理芯片SAA7111作为视频A/D,在CPLD的控制下将采集到的图像数据写入帧存储器中,DSP对图像数据进行实时分析处理。采用"乒乓"存储结构,实现了图像数据的采集和处理的并行运行。识别结果通过串口传到上位机或者保存在E2PROM中,实现了车牌识别系统脱机、联机工作,在实时高速图像处理系统中有广泛的工程技术应用前景。     

DSP实时图像处理系统

阐述了高速图像目标测量系统的DSP实现,运用了高性能DSP(TMS320C6202)完成实时图像目标处理,研究了一种快速图像匹配的相关跟踪算法,并结合大规模可编程逻辑阵列CPLD进行逻辑控制和现场可编程门阵列FPGA对采集的视频图像做预处理.实验证明该系统性能可靠,跟踪效果较好,并有较高的实时性.     

基于双DSP的雷场侦察图像实时压缩及存储方法研究

以2个TMS320C62xx为核心处理器,实现大面积雷场图像的实时压缩和传输.使用双口RAM实现2个DSP之间的高速通信,利用EMIF、EXBUS及McBSP实现与外围设备的通信,通过FIFO进行数据的输入/输出缓冲,并以CPLD来控制系统的逻辑时序.     

简易逻辑分析仪设计

本系统是以STC89C52单片机和复杂可编程逻辑器件CPLD的组合电路为核心,利用锁存器在时钟上升沿将输入端的数据锁存的原理,构建了一个基于实时采样和直接数据存储器存储（DMA）的简易逻辑分析仪。系统由五部分组成：按键模块、CPLD模块、DDS采样时钟发生模块、LCD显示模块、DMA数据采集模块。相比于市场上的逻辑分析仪,本系统结构简单,易制作,成本低,可同时测量8路TTL信号。本系统可以用来分析数字逻辑电路中的时序逻辑关系,本文还用该逻辑分析仪研究了51单片机对外部地址读写操作的时序,得到与单片机数据手册一致的波形时序图。     

机载多传感器实时图像跟踪系统研究

针对某型号机载光电吊舱的总体性能技术指标，研制了一种多传感器实时图像跟踪处理系统，该系统在硬件上以高速数字信号处理器（DSP），大规模复杂可编程逻辑器件（CPLD）及微处理器为核心，采用模块化流水线处理结构，实现目标图像的实时跟踪，在系统软件上提出一种高效的快速相关算法，建立相关跟踪置信度评估，模板自适应刷新、相似目标辨识，目标丢失判断和再捕获等准则，有效地提高目标跟踪的稳定性和鲁棒性，该系统进行了大量复杂地面背景条件下的目标跟踪试验，取得了满意的结果。     

DSP实时操作系统及其应用

由DSP处理器单独承担原来需要微控器和DSP处理器共同完成的任务的新一代DSP处理系统，已经开始成为嵌入式DSP系统开发领域主流。而且为了有效的发挥DSP处理器不断增加的性能，一个DSP已经开始用于同时并发的多个任务处理。在多任务或多个DSP处理器的系统中采用实时操作系统可以有效的降低开发难度，提高系统的可靠性和可升级性。本文对基于VDK的DSP实时操作系统内核进行了研究，详细描述了内核采用的多线程调度机制，并以一个多任务应用系统为例，实现了新线程的创建和取消，多线程之间的优先级排列和调度策略，给出了其API函数使用方法。