共查询到20条相似文献,搜索用时 93 毫秒
1.
介绍了一种S波段低相噪捷变频频率综合器设计方法。由于采用DDS+PLL的方式使此频率综合器相噪优于-115dBc/Hz@1kHz,跳频时间小于5us。 相似文献
2.
利用阶跃恢复二极管的强非线性特征和50MHz参考源,设计出一种高效率微波梳状发生器基准信号源,并通过此信号源采用谐波双混频合成法研制出低相噪、高杂散抑制的X波段跳频频率源。主要性能参数实测结果为:输出频率7.6~8.5GHz,频率跳频间隔50MHz,相位相噪≤-105dBc/Hz/1kHz、杂散抑制≤-60dBc。 相似文献
3.
4.
介绍低相噪NPLL频率综合器的设计及实验结果。提出用无源环路滤波器比用有源环路滤波器更好,可获得低相噪设计。 相似文献
5.
6.
Ku频段低相噪捷变频频率综合器设计 总被引:2,自引:0,他引:2
介绍了一种Ku频段低相噪捷变频频率综合器设计方法。对接收本振源和发射激励源采用一体化设计,由于采用DDS PLL的方式,使此频率综合器在Ku频段上相噪优于-90dBc/Hz@1kHz,跳频时间小于10μs,激励源在Ku频段输出线性调频信号。 相似文献
7.
低相噪频率合成是通信电路设计中的关键技术,在射频和微波领域应用广泛。基于混频锁相原理,介绍了一种低相噪频率合成方法。通过建立噪声模型,对影响相位噪声的主要因素进行了详细论述。结合实际应用提出了一个C波段低相噪频率合成设计方案,并对关键指标的实现和试验结果进行了分析和讨论。 相似文献
8.
9.
文章介绍了S波段低相位噪声,快捷变频的间接式频率综合成的设计、方案、及研制情况,并给出测试结果及有关数据和优缺点。 相似文献
10.
11.
12.
随着雷达导引头在弹载方面的广泛应用,导引头的抗电子干扰能力成为一项关键技术。雷达频率综合器作为雷达系统的核心部件,其产生本振信号的质量对雷达系统的抗电子干扰能力具有决定性影响,这对本振信号的跳频带宽、相位噪声、杂波抑制度、平坦度等参数指标提出了更高的要求。本文运用直接数字频率合成(DDS)技术和先进设计系统(ADS)仿真技术进行宽带阻抗匹配,采取有效信号串扰隔离技术,使雷达频率综合器的X波段本振信号的各项指标得到明显改善。通过实验测试,本振信号可以实现快速跳频,跳频带宽达到500 MHz,提高了雷达的抗干扰能力;相位噪声优于-98 dBc/Hz@1 kHz,有效改善了雷达导引头的接收灵敏度。 相似文献
13.
提出了一种宽带低相噪频率合成器的设计方法.采用了数字锁相技术,该锁相技术主要由锁相环(phase locked loop,PLL)芯片、有源环路滤波器、宽带压控振荡器和外置宽带分频器等构成,实现了10~20 GHz范围内任意频率输出,具有输出频率宽、相位噪声低、集成度高、功耗低和成本低等优点.最后对该PLL电路杂散抑制和相位噪声的指标进行了测试,测试结果表明该PLL输出10 GHz时相位噪声优于-109 dBc/Hz@1 kHz,该指标与直接式频率合成器实现的指标相当. 相似文献
14.
15.
16.
基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。 相似文献
17.
18.
介绍了1种频率范围4~16GHz,步进1MHz的超宽带、小步进、低相噪频率合成器的实现方法。通过混频式锁相环方案,大大降低了环内分频比,选用低相噪器件,以及采用了梳状谱发生器代替传统的大步进环等措施,使输出实现了低相噪指标。在16GHz输出时,相位噪声指标小于-90dBc/Hz(@10kHz)。并通过对合成器指标的分析,阐述了在混频环设计过程中需要注意的一些问题。 相似文献
19.
A wide-band frequency synthesizer with low phase noise is presented.The frequency tuning range is from 474 to 858 MHz which is compatible with U-band CMMB application while the S-band frequency is also included. Three VCOs with selectable sub-band are integrated on chip to cover the target frequency range.This PLL is fabricated with 0.35μm SiGe BiCMOS technology.The measured result shows that the RMS phase error is less than 1°and the reference spur is less than -60 dBc.The proposed PLL consumes 20 mA cu... 相似文献
20.
一种应用于CMMB的双频段低噪声频率合成器 总被引:1,自引:1,他引:0
A wide-band frequency synthesizer with low phase noise is presented. The frequency tuning range is from 474 to 858 MHz which is compatible with U-band CMMB application while the S-band frequency is also included. Three VCOs with selectable sub-band are integrated on chip to cover the target frequency range. This PLL is fabricated with 0.35 μ m SiGe BiCMOS technology. The measured result shows that the RMS phase error is less than 1o and the reference spur is less than –60 dBc. The proposed PLL consumes 20 mA current from a 2.8 V supply. The silicon area occupied without PADs is 1.17 mm2. 相似文献