一种低压低功耗伪差分环形压控振荡器的设计

基于TSMC 28 nm CMOS工艺设计了一个伪差分结构的低压低功耗CMOS环形振荡器。电路包括偏置电路、环形振荡器和输出缓冲器。伪差分环形振荡器有五级延迟单元,延迟单元采用Maneatis对称负载。在Cadence Spectre上进行前仿真。结果表明,VCO工作在0.9 V电源电压下时,其频率调谐范围为0.65 GHz~4.12 GHz。在3.6 GHz以下频率范围内具有很好的调谐线性度。中心频率约为2.3 GHz时,其相位噪声为-79.06 dBc/Hz@1 MHz。输出缓冲电路能够实现轨对轨的输出摆幅,输出占空比可优化至50%。环形振荡器的功耗约为5.7 mW。     

一种全差分双路延迟环形VCO的设计

采用SMIC 40 nm CMOS工艺,设计了一款采用双路延迟结构和新型延迟单元的高性能全差分环形压控振荡器。仿真结果表明,该VCO电路可实现高振荡频率和宽调谐电压,调节频率范围为5.5~8 GHz,控制电压调节范围为0~VDD。谐振频率为6.25 GHz时,消耗功耗为4.4 mW,相位噪声为-85 dBc@1 MHz。该VCO可应用于高速IO时钟恢复及频率发生器电路中。     

UHF频段低电压低功耗宽带VCO的设计

介绍了一种用成本较低的封装BJT(双极结型晶体管)和变容管,基于经典的电容三端电路研制的UHF(超高频)频段LC(感容)VCO(压控振荡器),经过仿真优化和调试,压控范围可超过30%,相位噪声、线性度及功率等能达到较好的指标.该电路具有低工作电压和低功耗、调试简单、体积小、可靠性高的特点,小批量内有很好的一致性,具有良好的市场推广前景.     

基于变压器磁调谐的双模W波段VCO

提出了一种基于变压器的用于无变容管W波段压控振荡器(VCO)的磁调谐技术。通过控制变压器磁调谐线圈所连接MOS管的开关状态,引入了四个重叠的频率子带。所提出的可切换的六线圈变压器采用40 nm CMOS工艺的顶层厚金属设计,实现了较高的输出频率稳定性和谐振腔品质因数。所采用的技术在对相位噪声的不利影响最小的情况下扩展了调谐范围,实现了无变容管W波段VCO的宽调谐范围和低功耗。所设计的双模W波段VCO输出频率为84.2～107.5 GHz,频率调谐范围大于24%,在1 V电源电压下功耗仅6.1 mW,在10 MHz偏移处的相位噪声为-107.203～-97.875 dBc/Hz。     

一种高性能全差分双环路VCO的设计

设计了一种基于SMIC 0.18μm RF 1P6MCMOS工艺的高性能全差分环形压控振荡器(ring-VCO),采用双环连接方式,并运用交叉耦合正反馈来提高性能。在1.8V电源电压下对电路进行仿真,结果表明:1)中心频率为500MHz的环形VCO频率调谐范围为341～658MHz,增益最大值Kvco为-278.8MHz/V,谐振在500MHz下VCO的相位噪声为-104dBc/Hz@1MHz,功耗为22mW;2)中心频率为2.5GHz的环形VCO频率调谐范围为2.27～2.79GHz,增益最大值Kvco为-514.6MHz/V,谐振在2.5GHz下VCO的相位噪声为-98dBc/Hz@1MHz,功耗为32mW。该VCO适用于低压电路、高精度锁相环等。     

宽频率范围的单子带压控振荡器设计

基于TSMC 180 nm CMOS工艺,提出了一种振荡频率为2～3 GHz的宽频率范围、低相位噪声的单子带压控振荡器(VCO).采用双平衡吉尔伯特混频结构,将单子带5～6 GHz压控振荡器与固定频率3 GHz压控振荡器进行下混频,可得到振荡频率为2～3 GHz的单子带压控振荡器,实现相对带宽从18.18％到40％的展...     

低功耗CMOS差分环形压控振荡器设计

提出了一个基于0.18μm标准CMOS工艺实现的四级差分环形压控振荡器.全差分环形压控振荡器采用带对称负载的差分延时单元.仿真结果表明,压控振荡器的频率范围在最坏情况为0.21～1.18GHz;偏离中心频率10MHz情况下,压控振荡器的相位噪声为-118.13dBc/Hz; 1.8V电源电压下,中心频率为600MHz时,压控振荡器的功耗仅有4.16mW;版图面积约为0.006mm2.可应用于锁相环和频率综合器设计中.     

打破调谐范围记录的串联LC储能VCO

本例提出了一个新颖的振荡器结构。它使用一个串联LC（电感-电容）储能电路,使调谐范围大于采用并联LC方式的电路。这种振荡器结构能够获得宽的频率区间,明显超过最好的宽带调谐变容二极管性能。     

高频宽调节范围压控振荡器设计研究

设计了一种基于0.18μm CMOS工艺模型的超高频宽调节范围的压控振荡器.系统采用3级环形压控振荡器结构,每级采用调节尾电流的方式,实现了2.5 GHz至5 GHz以上的高频宽调节范围.系统在输出频率为5 GHz时,在5 MHz频偏处的相位噪声为-89.26 dBc/Hz.此次设计的压控振荡器可广泛应用于各种嵌入式系统或ADC中,为其提供在大范围内可调节的时钟.     

一种低抖动、宽调节范围的带宽自适应CMOS锁相环

提出了一种低抖动、宽调节范围的带宽自适应CMOS锁相环.由于环路带宽可根据输入频率进行自动调节,电路性能可在整个工作频率范围内得到优化.为了进一步提高电路的抖动特性,在电荷泵电路中采用匹配技术,并在压控振荡器中应用电压-电压转换电路以减小压控振荡器的增益.芯片采用SMIC 0.35μm CMOS工艺加工.测试结果表明该锁相环电路可在200MHz～1.1GHz的输出频率范围内保持良好的抖动性能.     

一种低抖动、宽调节范围的带宽自适应CMOS锁相环

提出了一种低抖动、宽调节范围的带宽自适应CMOS锁相环.由于环路带宽可根据输入频率进行自动调节,电路性能可在整个工作频率范围内得到优化.为了进一步提高电路的抖动特性,在电荷泵电路中采用匹配技术,并在压控振荡器中应用电压-电压转换电路以减小压控振荡器的增益.芯片采用SMIC 0.35μm CMOS工艺加工.测试结果表明该锁相环电路可在200MHz～1.1GHz的输出频率范围内保持良好的抖动性能.     

一种快捕获宽调节范围的锁相环

提出了一种快捕获,低抖动,宽调节范围的增益自适应锁相环的设计.在这个方案中,采用了双边触发的鉴频鉴相器(dual-edge-triggered phase frequency detector)和自调节压控振荡器(self-regulated voltage controlled oscillator)并进行了详细的分析.芯片的加工工艺是0.5μm 1P3M CMOS标准数字逻辑工艺.测试结果表明输入频率变化在捕获范围的37%时,捕获时间为150ns;输出频率为640MHz时,均方根抖动为39ps.     

一种快捕获宽调节范围的锁相环

提出了一种快捕获,低抖动,宽调节范围的增益自适应锁相环的设计.在这个方案中,采用了双边触发的鉴频鉴相器(dual-edge-triggered phase frequency detector)和自调节压控振荡器(self-regulated voltage controlled oscillator)并进行了详细的分析.芯片的加工工艺是0.5μm 1P3M CMOS标准数字逻辑工艺.测试结果表明输入频率变化在捕获范围的37%时,捕获时间为150ns;输出频率为640MHz时,均方根抖动为39ps.     

电感电容压控振荡器调谐曲线的时域分析

本文提出了一种基于周期计算技术的压控振荡器频率-电压调谐曲线的分析方法.在传统的谐波平衡近似方法中,通过大信号非线性分析方法可以计算出一个周期内可变电容的有效电容值.然而通过有效电容推导的调谐曲线并不准确,况且如果高阶谐波分量不可以忽略的话,谐波平衡近似分析方法将会变得很复杂.本文提出的周期计算方法所得到的振荡调谐曲线比传统谐波平衡近似分析方法更加精确.在0.35μm 2P4M CMOS工艺上实现的电感电容压控振荡器的实验测试证明了该理论分析的正确性.     

新型宽可调范围CMOS电调谐第二代电流传输器(ECCII)

提出了一种具有宽电流可调谐范围的新型CMOS电调谐第二代电流传输器( ECCII),通过引入基于差分差动电流传输器( DDCC)的对数反对数电流放大器,使电流增益通过偏置电流连续可调,在一定偏置电流下,调节系数0相似文献   

一种宽调节范围高线性度压控振荡电路的设计

介绍了一种基于0.8μm CMOS工艺的宽调节范围高线性度压控锯齿波振荡电路,同时利用Candence仿真工具对电路进行了仿真模拟.结果表明,产生的锯齿波压控调节范围为1.1~1.9MHz,中间频段线型度很高,且频率稳定、精度较高,可广泛应用在稳压器以及各种相位频率锁定系统中.     

一种低功耗宽电源电压范围的电机驱动器北大核心

设计了一种低功耗、宽电源电压范围的电机驱动器。通过采用高效率泵电路，设计新型的电荷泵供电方式，使得电机驱动电路能够实现宽电源电压范围和低功耗。该驱动器保证功率管在低压下仍具有较低的导通电阻和较大的输出驱动电流，而在高压情况下功率管栅源不会被击穿。设计电荷泵时钟控制电路，使得驱动器具有更低的功耗。基于SMIC 180 nm BCD工艺完成设计。仿真结果表明，该电机驱动器的电机电源输入范围为0～15 V,逻辑电源范围为1.8～5.5 V,且静态功耗为284.5μA。     

Wide tuning-range CMOS VCO based on a tunable active inductor

In this paper, a wide tuning-range CMOS voltage-controlled oscillator (VCO) with high output power using an active inductor circuit is presented. In this VCO design, the coarse frequency is achieved by tuning the integrated active inductor. The circuit has been simulated using a 0.18-µm CMOS fabrication process and presents output frequency range from 100 MHz to 2.5 GHz, resulting in a tuning range of 96%. The phase noise is –85 dBc/Hz at a 1 MHz frequency offset. The output power is from –3 dBm at 2.55 GHz to +14 dBm at 167 MHz. The active inductor power dissipation is 6.5 mW and the total power consumption is 16.27 mW when operating on a 1.8 V supply voltage. By comparing this active inductor architecture VCO with general VCO topology, the result shows that this topology, which employs the proposed active inductor, produces a better performance.