利用PC机实现高速数据的精密定时采集

以ＰＣ机Ｉ／Ｏ扩展槽的两个空闲中断源为中断入口，采用简单、灵活的集成电路作为外部时钟电路，使晶报频率经过计数器分频而得各种时钟信号，然后利用ＰＣ机外中断功能，实现两级优先级中断。根据需要，可通过更换晶振的简便方法进一步提高定时精度和时钟速率，从而为完成各种高速数据采集提供了条件。利用本电路和程序，在８０２８６兼容机上实现了高速脉冲信号的精确定时采集，实践证明了本方法的优越性。     

基于备份缓冲区的精确中断研究与实现

微处理器的深度流水线、乱序执行等技术会导致指令的顺序模型与乱序执行之间产生冲突,如何实现精确中断是其中的关键问题之一。针对现有精确中断实现方法的不足,提出了一种采用备份缓冲区保存流水线现场的精确中断实现方法,可以显著提高中断响应的效率。论文首先详细分析了中断,然后着重讨论了备份缓冲区实现精确中断的现场保存机制和备份缓冲区的结构,最后介绍了该方法在西北工业大学自主设计的“龙腾R2”微处理器上的实现。“龙腾R2”微处理器上的实验结果表明,与冲刷流水线实现精确中断的方法相比,采用该方法中断响应时间减少了67%,中断返回时间减少了56%。     

精确获取微机系统时间

在微机组成的实际应用系统中,特别是工业PC参与的监控系统和设备智能诊断系统中,经常需要通过精确地获取系统时间来完成一些精确计吋、准确延时等任务,并且这些任务完成的精度直接影响系统的整体性能和整体精度。而通过DOS或BIOS中断调用或高级语言的时间函数,如C语言的gettime()获得的系统时间都无法精确到55mS以上,因此无法利用这些办法完成精确的时间处理任务。本文从PC系列微机定时原理出发,基于系统定时芯片8253/8254实现了精确获取系统时间的方法。     

考虑中断和上下文切换开销的响应时间分析

实时嵌入式系统多采用中断和上下文切换实现多任务间调度,在对此类系统进行可调度性分析时,在任务的最差响应时间计算中必须包含中断和上下文切换开销.现有包含这些开销的方法是将中断作为高优先级任务同时将上下文切换开销加入到任务最差执行时间中进行分析,然而这些方法过于粗略,缺乏对实际系统细节的考虑,计算得到的最差响应时间并不精确.本文首先对中断和上下文切换的机制和时间流程进行详细的阐述,进而分析中断和上下文切换对任务关键性时刻的影响,接着给出包含上述开销的更加精确的响应时间计算方法,最后进行仿真验证.本文扩展了包含系统调度开销的响应时间计算方法,可用于资源受限的硬实时系统中需要精确计算响应时间的场合.     

基于T-S模糊模型的混沌系统脉冲控制

给出了一种基于T-S模糊模型的混沌系统模糊脉冲控制方法.首先给出了基于T-S模糊模型对非线性系统精确建模的原理,得到与混沌系统等价的T-S模糊系统.然后根据建模得到的T-S模糊系统,采用模糊脉冲控制技术来实现控制.最后,以控制Ndolschi混沌系统为例,证明了这种方法的有效性.     

一种船舶精确时间同步数据采集监测方法

为了提高船舶数据采集的准确性和监测的实时性,减小由于数据采集时间不同步带来的误差,提出了一种精确时间同步下船舶数据采集监测的方法。该方法利用基于IEEE 1588的精确同步秒脉冲信号触发数据采集,将盖有"时间戳"的数据放入缓冲区,保证数据完整上传至处理中心;利用FPGA完成秒脉冲信号的控制和信号的采集与处理等时序的逻辑操作,由上层处理中心经由以太网进行数据传输,完成精确的数据采集、实时监测。仿真和测试结果表明,该方法能够完成精确时间同步数据采集监测,满足电力系统各方面测试精度的要求,对进一步提高船舶数据的精确可用性具有重大意义。     

远程控制高时间分辨多通道脉冲发生器设计

基于FPGA为四分幅相机研制了高时间分辨的多通道脉冲发生器;该系统具有4个独立的输出信号,配合高压快门电路实现对分幅相机4个通道曝光时间和延迟的控制;采用FPGA内部计数方法实现各个通道输出脉冲的宽度和延时的精确调节,同时采用光纤通信的方式实现远程控制,并利用高速高压输出驱动接口提高了系统的输出能力;研制的同步脉冲发生器最小时间分辨可达4 ns、输出幅度可达7.5 V、传输距离大于10 km。     

模拟延迟脉冲锁相环的简单非相关TOA估计研究

在基于平方率的能量检测脉冲超宽带通信系统中,采用了较简单的模拟脉冲锁相环实现脉冲信号的同步和到达时间( TOA)的估计.提出了利用模拟延迟锁相环(ADLL)构建一种精确度高、实现简单的TOA估计算法;并对该算法性能进行了分析.仿真验证了该方法的有效性,并解决了在非视距( NLOS)环境下的精确测距问题.     

基于STM32的脉冲变极性弧焊控制系统设计

采用基于Cortex-M3核的微控制器STM32F103CBT6设计了脉冲变极性弧焊控制系统。该系统利用片内的高级定时器实现了快速脉冲切换,以及脉冲频率、起始时间、占空比的大范围调节;利用定时器间的协同工作,完成了光谱触发信号的精确延时。同时实现了运行过程中对系统电压的测量、监控、传输以及参数输入、显示、存储等功能,并简述了软件开发方法。     

脉冲量数据采集系统

单片机脉冲数据采集系统，一般均采用变位查询的方法来实现数据采集功能，但此方法大大占用了CPU，不适合多任伤操作系统，本文采取脉冲跳变沿提了提取的方法，实现只占用8031外部中断源INTI，便完成对32通道脉冲跳变的时间，脉冲宽度，脉冲的个数，脉冲的极性以及对应的通道号等数据的采集。     

基于PCI总线的中断机制研究

PCI总线具有即插即用(PnP，plugand play)的特性，这使得CPU访问扩展卡的机制与非即插即用系统有较大的不同．尤其是中断机制比较复杂。本文详细地介绍了高性能PC机的中断结构和PCI9052的中断机制．并以PCI9052为接口芯片设计的PCI扩展卡为例．讨论了用中断方式和CPU交换数据的程序设计要点．旨在从底层全面了解基于PCI总线的中断处理机制．为设计与实现PCI扩展卡的中断功能提供系统的理论依据和编程指导。     

基于CPLD的高速脉冲信号采集系统设计

介绍了一种基于CPLD(复杂可编程逻辑器件)的高速脉冲信号采集系统的设计与实现方案.该系统最大的特点是对离散脉冲信号的幅值进行采样,采样过程完全由CPLD控制,无需CPU干预.采用VHDL语言与模块化的设计思想设计了A/D采集控制模块、数据存储控制模块、微处理器接口模块,实现了多个串行ADC的同步脉冲采样与数据的实时存...     

基于PCC的励磁调节器在水电站的应用

PCC由于其可靠性和可扩展性而被应用到励磁调节器实现方案中。本文介绍了一种基于PCC（CPU模块IP161）的励磁调节器,描述了其测频、测相、交流采样、脉冲形成等高速任务的实现原理,给出了现场试验波形。最后在控制性能和可靠性方面与常规DSP励磁调节器做了对比。     

具有以太网接口的变电站监控系统设计

本文介绍了具有工业以太网接口的变电站监控系统的设计与实现。提出了双CPU结构的变电站监控系统,数字信号处理器TMS320VC5402作为主CPU,用于以太网接口的控制管理,以及定时向上位计算机发送数据,同时读取下位数字信号处理器采集的数据。数字信号处理器TMS320LF2407A作为从CPU,用于键盘、显示的控制,开关量、脉冲量、电网频率、模拟量等数据的采集以及模拟量和继电器的输出控制。系统软件支持MAC,TCP/IP等协议规范,从而实现了监控系统的网络化。给出了数字信号处理器TMS320VC5402与以太网控制器RTL8019AS的硬件设计及嵌入式TCP/IP协议的汇编程序设计。     

Adaptive,transparent CPU scaling algorithms leveraging inter-node MPI communication regions

Although users of high-performance computing are most interested in raw performance, both energy and power consumption have become critical concerns. Because the CPU is often the major power consumer, some microprocessors allow frequency and voltage scaling, which enables a system to efficiently reduce CPU performance and power. When the CPU is not on the critical path, such dynamic frequency and voltage scaling can produce significant energy savings with little performance penalty.This paper presents an MPI runtime system that dynamically reduces CPU frequency and voltage during communication phases in MPI programs. It dynamically identifies such phases and, without a priori knowledge, selects the CPU frequency in order to minimize energy-delay product. All analysis and subsequent frequency and voltage scaling is within MPI and so is entirely transparent to the application. This means that the large number of existing MPI programs, as well as new ones being developed, can use our system without modification. Results show that the median reduction in energy-delay product for twelve benchmarks is 8%, the median energy reduction is 11%, and the median increase in execution time increase is only 2%.     

计算机CPU的主要性能指标分析及常见故障的排除

CPU是计算机进行运算的核心,主要性能指标有字长、频率、高速缓存、前端总线频率、超线程技术的应用、支持的扩展指令集等对整个计算机的性能起着至关重要的作用。在计算机的使用中常见的CPU超频故障、计算机感染病毒使CPU性能大幅度下降,偶伴随死机等现象,逐步掌握CPU主要性能与故障的排除技巧,达到举一反三的效果。     

计算机CPU的主要性能指标分析及常见故障的排除

CPU是计算机进行运算的核心,主要性能指标有字长、频率、高速缓存、前端总线频率、超线程技术的应用、支持的扩展指令集等对整个计算机的性能起着至关重要的作用。在计算机的使用中常见的CPU超频故障、计算机感染病毒使CPU性能大幅度下降,偶伴随死机等现象,逐步掌握CPU主要性能与故障的排除技巧,达到举一反三的效果。     

CPU-80C86电路对EMP的敏感性研究

本文介绍了对CPU类超大规模集成电路(VLSI)首次进行的EMP效应的敏感性模拟试验，并简单描述了电磁脉冲方波注入对80C86CPU电路产生的干扰情况。     

System-level integrated power management for handheld systems

We propose a system-level integrated power management scheme for battery-operated handheld systems such as cell phones and PDAs. Rather than dealing separately with each system component, we consider the interactions between CPU, WNIC (wireless network interface card), LCD, and applications, to reduce energy consumption at the system-level. Depending on the type of applications, the proposed scheme takes the interaction between CPU voltage and frequency and either LCD clock frequency or WNIC power modes, selectively, or both of them. The proposed method selects voltage for CPU in the context of LCD clock speed to reduce the system energy consumption. The application type and the power mode of WNIC are also considered to control the CPU voltage and frequency. Experimental results show that our scheme reduces the system energy consumption by as much as 30% compared to the systems of simply combining DVS (dynamic voltage scaling) and DPM (dynamic power management) or those of using no energy saving policy.     

基于CPLD和ARM9变电站授时单元时延测量装置的设计

叙述了变电站授时单元秒脉冲时延测量装置的工作原理,给出了时延测量装置的硬件构成,介绍了装置的复杂可编程逻辑器件(CPLD)以及ARM9软件实现方法。