SiGe集成电路工艺技术现状及发展趋势

介绍了基于SiGe材料的集成电路工艺技术概况,包括SiGe HBT器件结构、SiGe HBT特色双极工艺、SiGe BiCMOS工艺等。概述了SiGe工艺技术的应用情况以及国内外发展现状,并结合应用需求,提出了国内模拟集成电路制造用SiGe工艺技术的发展趋势。     

硅基光开关及阵列研究进展北大核心

随着网络传输数据的爆炸式增长,传统集成电路芯片面临着难以进一步提升交换速率及继续扩大容量等挑战。相较于传统电子芯片,硅基光子器件具有交换速度快、功耗低、带宽大和与CMOS工艺兼容性好等优点,可满足下一代全光交换网络、数据中心和高性能计算光互连的迫切需求,被视为在后摩尔时代突破芯片容量最具前途的解决方案,受到日益广泛关注。文章介绍了硅基光子芯片中光开关单元及阵列的技术原理和发展现状,重点论述了MZI型、MRR型开关单元,以及常见阵列拓扑结构,介绍了近年来大规模光开关阵列的国内外研究进展,讨论了未来硅基光开关及阵列研究中面临的主要问题和解决方法。     

高压集成技术

高压集成电路和智能功率集成电路是电力集成电路(power IC)的重要分支。高压集成电路是将高压器件和低压控制电路集成在同一芯片上的集成电路。高压集成电路的出现,大大简化了功率电路,使其重量、价格、体积大大减小,它可以应用到宇航、工业和日用消费品,如电信、信号处理、遥控、显示驱动、手提式计算机、空调以及汽车等领域。高压集成电路的研究与发展,归功于高压器件、高压集成电路工艺以及设计技术的发展。最近几年,高压集成技术发展迅速。本文主要介绍高压集成电路目前所采用的各种器件结构、隔离技术以及工艺和设计技术。     

密脚间距QFP集成电路引线成形工艺研究

集成电路引线成形原本是集成电路封装的后道工序,成形质量将直接影响电子装联产品的可靠性,其关键工艺点在于成形的肩宽、站高、焊接长度和共面度等关键工艺参数的选择以及成形工艺装备的合理配置与优化.论述了目前表面贴装密脚间距QFP封装器件在应用中遇到的引线成形问题,介绍了该类器件成形中的相关技术要求及目前国内外器件成形的现状,提出了引线手工成形的解决方案.     

平面型光无源器件的制造技术

一、前言随着单模光纤传输系统的发展,单模光纤无源器件的需求将会增加。制造单模光纤无源器件的技术目前有二种。一种是在多模器件制造技术的基础上,进一步提高制造精度,制造出单模无源器件;另一种就是应用集成电路工艺,研制平面型的光无源器件。所谓平面型无源器件,是指采用铌酸锂等衬底材料,经沉积、光刻、扩散等集成电路工艺,并与单模光纤耦合而成的具有转换、波长分割复用或耦合等功能的无源器件。这种     

射频三维微纳集成技术

后摩尔时代，半导体技术的发展主要有延续摩尔（More Moore）和超越摩尔（More than Moore）两条路径，延续摩尔通过新材料新范式，沿着摩尔定律进一步将线宽逐渐微缩至3 nm甚至进入埃（?）量级，超越摩尔则是采用异质异构三维微纳集成的途径来满足下一代电子高速低功耗高性能的需求。异质异构集成可以充分利用不同材料的半导体特性使得系统性能最优化。射频三维微纳集成技术推动高频微电子从平面二维向三维技术突破，成为后摩尔时代高频微电子发展的重要途经。射频三维微纳异质异构集成技术利用硅基加工精度高、批次一致性好、可以多层立体堆叠等特点，不断推动无源器件微型化、射频模组芯片化、射频系统微型化技术发展。本文介绍了射频三维微纳技术发展趋势，并给出了国内外采用该技术开拓RF MEMS器件、RF MEMS模组以及三维射频微系统技术发展和应用案例。     

集成电路技术发展对电磁兼容的影响

介绍了集成电路制造业发展的主要趋势,包括复杂度、工作频率、器件性能、供电电压以及器件之间数据交换等。总结了微米级到纳米级CMOS工艺集成电路性能对应的工艺发展节点,讨论了技术演变对集成电路电磁兼容(EMC)的影响,并基于最近几年发表的一系列学术论文综述了集成电路电磁兼容的研究现状。     

集成电路工艺的计算机辅助设计

一、集成电路 TCAD 系统的提出以缩短集成电路工艺、集成电路器件和集成电路电路的设计周期以及为提高设计精度和节省设计成本为目标而发展起来的集成电路工艺模拟、集成电路器件模拟、集成电路电路模拟用器件模型参数提取等方面的集成电路计算机辅助设计软件的研制和应用,如从美国 Scanford 大学推出一维硅器件全工序工艺模拟器 SUPREM-2(1978年)算起,已有十余年的历史了。在这十余年中.随着集成电路的飞速发展,集成电路工艺的 CAD 这个领域也有了较大的进展。在集成电路工艺模拟方面,已有了较成熟的一维硅集成电路全工序工艺模拟软件,二维硅集成电路全工序工艺模     

国内首个256位分子存储器电路研制成功

借助中科大国家同步辐射实验室二次X射线光刻工艺,中国科学院微电子所纳米加工与新器件集成技术实验室近日成功研制出国内首个256位分子存储器电路。据介绍,分子电路是指在分子层次上构筑的电子器件及集成电路,是后摩尔时代接替硅基电路最受关注的方向之一。它能够使电子器件的关键尺寸缩小到分子尺度,推动集成电路向更小尺寸、更高集成度方向发展。     

CAD技术在微电子工艺设计及器件特性分析中的应用

集成电路工艺及器件特性计算机辅助设计系统是微电子ＣＡＤ系统的重要组成部分。本文介绍了该系统在集成电路工艺设计及器件设计中的部分应用。     

纳米电子技术的发展与展望

纳米电子技术研究是提升国家核心竞争力和抢占科技制高点的战略选择,是我国实现信息科学技术跨越发展的主要途径。阐述了纳米电子技术研究的重要地位,梳理了纳米电子技术的主要研究方向和关键技术,重点研究了纳米电子技术的最新发展动向,并对其发展前景进行了展望。认为纳米电子技术是微电子技术发展的必然趋势,是催生新型信息器件的重要温床,是实现量子计算的主要途径。新型电子元器件的不断涌现,有望使摩尔定律得到延续和扩展,石墨烯研究的突破将可能使碳基CMOS逐渐取代硅基CMOS,碳纳米管的发展将使纳米集成电路走向应用,忆阻器将可能取代晶体管。     

三维集成封装中的TSV互连工艺研究进展

为顺应摩尔定律的增长趋势,芯片技术已来到超越"摩尔定律"的三维集成时代。电子系统进一步小型化和性能提高,越来越需要使用三维集成方案,在此需求推动下,穿透硅通孔(TSV)互连技术应运而生,成为三维集成和晶圆级封装的关键技术之一。TSV集成与传统组装方式相比较,具有独特的优势,如减少互连长度、提高电性能并为异质集成提供了更宽的选择范围。三维集成技术可使诸如RF器件、存储器、逻辑器件和MEMS等难以兼容的多个系列元器件集成到一个系统里面。文章结合近两年的国外文献,总结了用于三维集成封装的TSV的互连技术和工艺,探讨了其未来发展方向。     

MEMS封装技术及设备

概述了进入后摩尔时代的MEMS技术,通过TSV技术整合MEMS与CMOS制程,使得半导体与MEMS产业的发展由于技术的整合而出现新的商机。主要介绍了MEMS器件封装所面临的挑战及相应的封装设备。     

The Quantum Limit to Moore's Law

Moore's law has accurately predicted the growth of computing power from the increasing density of transistor devices on integrated circuit (IC) chips. Many believe this trend will continue indefinitely; however, quantum physics may define a future limit to electronic miniaturization and ever-increasing computing power. Heisenberg uncertainty in terms of the Compton wavelength of particle physics suggests such a boundary, even for anticipated advances in quantum computing. Moore's law has been a reliable predictor of the pace of electronic technology advancement; however, quantum physics may provide the ultimate limit to this mathematical model.     

一种轻量可信的物联网通信协议

随着万物互联时代的到来,面对海量异构终端的互联需求,传统基于应用层网关的协议栈转换方案存在性能差、无法保障端到端安全等问题。提出了一种轻量可信的物联网 IP 通信协议,是网络 5.0产业和技术创新联盟协议与接口组的主要研究方向,避免应用层网关的部署,降低物联网设备的计算与存储开销,保障端到端通信安全。     

试议3D封装到来时的机遇与挑战

揭示了在摩尔定律即将失效的大背景下,电子信息产业的开发思维、生产方式将发生一系列变革;阐述了3D封装将是电子产业发展的必然趋势;反映了检测手段的提高是3D封装目前面临的主要难题。分析了我国信息电子产业在此环境下所面临的机遇和挑战。     

关注下一代互联网

2012年6月6日,由CNGI专家委员会主办的＂下一代互联网发展建设峰会＂在京召开。国家发改委副主任张晓强、工业和信息化部副部长杨学山、教育部副部长杜占元、科技部副部长曹健林、中科院副院长阴和俊等出席会议并致辞。来自中国电信、中国移动、中国联通等业界的1000多位代表参会。当前,下一代互联网已成为我国战略新兴产业的重要组成部分。在国家颁布的《国民经济和社会发,     

A new twelve-transistor approximate 4:2 compressor in CNTFET technology

Power consumption is a serious concern in the field of digital design. Reducing power supply voltage, power gating, transistor downscaling, voltage over scaling, applying modern technology and approximate computing are some candidate means in reducing power consumption. Among these candidates, approximate computing can generate a trade-off between accuracy and power-delay-area efficiency in error resilient applications. According to Moore’s law together with CMOS problems in nanoscale regime, modern technologies emerge to solve these problems. Among these recent technologies, CNTFET technology is considered as promising. As multiplication is frequently applied in multimedia processing, implementing efficient multipliers constitute critical. Compressors are fundamental elements in reduction tree multipliers and improve their efficiency, thus an improvement in multipliers’ performance. A new 12-transistor approximate 4:2 compressor is proposed here. This new appropriate compressor, in terms of area, power consumption, accuracy and reliability design, is more efficient than its existing counterparts.     

虚拟化平台下二层网络问题研究

云计算引入了”资源池”的概念,打破了单台服务器的限制,将数据中心中CPU和内存\板卡等资源整合起来,能够灵活地组合以满足用户需求.虚拟化技术是建设资源池的主要手段,虚拟化技术通过部署以Hypervisor和vCenter为代表的虚拟化软件,能大幅提高单台物理服务器的资源利用率。但随着虚拟化技术的引入,在单台服务器上虚拟出多个VM,无可避免的会造成网络层次增加,并由此引发出路由环路,广播风暴,单点故障,网络延迟、布线杂乱等各种问题。本文根据虚拟化平台建设过程中的一些经验,总结了虚拟化平台下网络架构需要注意的事项,并结合业界最新的技术趋势,探索虚拟化平台下网络的构想。     

Monolithic 3D neuromorphic computing system with hybrid CMOS and memristor-based synapses and neurons

Because of fabrication compatibility to current semiconductor technology, three-dimensional integrated circuits (3D-ICs) offer promising near-term solutions for maintaining Moore’s Law. 3D-ICs proffer high system speeds, massively parallel processing, low power consumption, and their high densities result in small footprints. In this paper, a novel 3D neuromorphic IC architecture which combines monolithic 3D integration and a synaptic array based on vertical resistive random-access memory structure (V-RRAM) is proposed. To analyze the electrical characteristics of the proposed synaptic array, a concise equivalent circuit model of the system is developed, and analytical calculations for each parameter of the equivalent circuit are provided. Moreover, a novel signal intensity encoding neuron design that can directly convert analog signal into a spiking waveform sequence is proposed and analyzed. A feasible 3D neuromorphic computing architecture is demonstrated. Applying the monolithic 3D integration technology on neuromorphic computing system hardware implementation can reduce the power consumption by 50%, and shrink die areas by 35%.