一种基于FPGA的Viterbi译码器

介绍了一种(2，1，6)删余生成的(3，2，6)卷积码的Viterbi译码器的FPGA实现方法。该译码器基于软判决设计，约束长度为7。在具体实现中采用了全并行的处理方法，提高了译码速率。     

Viterbi译码器的优化设计

Ｖｉｔｅｒｂｉ译码器中的大容量、宽带宽存储器限制了译码器的速度和系统的功耗,合理地组织这个存储器是提高译码器速度,降低系统功耗的关键。从电路系统角度分析了Ｖｉｔｅｒｂｉ译码器的结构,提出了一种优化设计方案。     

高速Viterbi译码器的FPGA实现

提出了一种高速Viterbi译码器的FPGA实现方案。该译码器采用全并行结构的加比选模块和寄存器交换法以提高速度,并且利用大数判决准则和对译码器各个部分的优化设计,减少了硬件消耗。译码器的最高输出数据速率可以达到90Mbps。译码器的性能仿真和FDGA实现验证了该方案的可行性。     

卷积码Viterbi译码器的硬件实现

第三代移动通信系统标准中普遍采用卷积码和Turbo码作为信道编码方案。本文首先阐述了维特比译码算法,然后论述了（2,1,3）卷积码编码电路和维特比译码的单片机实现方案。最后把维特比算法与交织方案相结合,统计结果表明纠错性能有较大改善。     

Viterbi译码器的FPGA实现

详细分析了(2,1,6)Viterbi译码器的实现结构,提出了基于模块化并行算法构建Viterbi译码器,并利用Verilog在XilinxISE6.2中进行了建模仿真和综合,实验结果表明采用该结构体系,不仅降低了Viterbi译码器实现的复杂度,而且较好地均衡了面积和速度相互制约的矛盾。     

用FPGA实现Viterbi译码器

结合Viterbi译码算法和最新的FPGA实现技术，对实现Viterbi译码器的两种常见实现思路进行分析，仿真并采用FPGA对其中的一种进行了终端验证。对两种算法采用Verilog Hdl实现，其中寄存器交换算法实现起来相对简单，对其进行了终端验证；基于存储器管理的算法实现起来相对困难，回溯模块和存储器寻址是实现的难点与焦点，本论文提出了两种存储器的寻址方法，并对其进行了仿真。整个设计采用Verilog HDL实现。     

大约束度Viterbi译码器在FPGA中的实现

本文介绍了针对约束长度为9,码率为1/2卷积码的Viterbi译码器在FPGA中的一种实现方案,其中采用了串并结合的方法兼顾面积和速度,并用流水线结构来提高译码速度.测试结果表明,本设计消耗硬件资源极少,译码速度满足IS-95 CDMA、3GPP等无线通信的要求.     

一种高速Viterbi译码器的设计与实现

Viterbi算法是卷积码的最优译码算法.设计并实现了一种高速(3,1,7)Viterbi译码器,该译码器由分支度量单元(BMU)、加比选单元(ACSU)、幸存路径存储单元(SMU)、控制单元(CU)组成.在StratixⅡ FPGA上实现、验证了该Viterbi译码器.验证结果表明,该译码器数据吞吐率达到231Mbit/s,在加性高斯白噪声(AWGN)信道下的误码率十分接近理论仿真值.与同类型Viterbi译码器比较,该译码器具有高速、硬件实现代价低的特点.     

Viterbi译码器的设计与实现

本文介绍了广泛应用于通信系统的通用维特比译码器的设计与实现.提高了译码器的硬件结构和整体性能.     

Viterbi Decoder ACS单元中路径度量值存储空间的优化

ACS单元的设计及路径度量(PM)值的存储是Viterbi Decoder硬件实现的重要部分之一。介绍了一种码率为1/2的硬判决Viterbi Decoder的ACS部分的硬件实现方法。采用了一种全新的设计与存储方式,即原位运算旋转地址的方式,极大地节省了在ACS运算过程中用以存储路径度量值的RAM空间,大量的实验证明,设计的译码器在资源消耗上有较大优势。     

Viterbi译码器的应用及其硬件设计与实现

维特比译码器是人们广泛采用的卷积码的译码器,在IS-95,GSM,3GPP中都有广泛的应用.文中首先简单说明Viterbi译码算法原理,接着分析Viterbi译码算法设计及伪代码实现,根据TD-SCDMA卷积码编码方案,设计了一种采用软判决方式的维特比译码器,并采用合理的归一化方式,保证了计算路径值的过程中不会发生溢出.仿真表明:改进的译码器具有良好的性能.     

卷积码Viterbi译码器的硬件实现

第三代移动通信系统标准中普遍采用卷积码和Turbo码作为信道编码方案.本文首先阐述了维特比译码算法,然后论述了(2,1,3)卷积码编码电路和维特比译码的单片机实现方案.最后把维特比算法与交织方案相结合,统计结果表明纠错性能有较大改善.     

卷积码Viterbi译码器的FPGA设计与实现

主要介绍了卷积码中Viterbi译码器的FPGA实现方案。方案中设计了幸存路径交换寄存器模块，充分利用FPGA中丰富的触发器资源，减小了译码器状态控制的复杂度，提高了VB译码器的运行速度。     

基于FPGA的高速Viterbi译码器设计与实现

Viterbi算法是卷积码最常用的译码算法,在卷积码约束长度较大,译码时延要求较高的场合,如何实现低硬件复杂度的Viterbi译码器成为新的课题。本文提出新颖的Viterbi路径权重算法、双蝶形译码单元结构、高效的状态度量存储器等技术,使Viterbi算法充分和FPGA灵活原片内存储和逻辑单元配置方法相结合,发挥出最佳效率。用本算法在32MHz时钟下实现的256状态的Viterbi译码器译码速率可达400Kbps以上,且仅占用很小的硬件资源,可以方便地和Furbo译码单元等集成在单片FPGA,形成单片信道译码单元。     

MB-OFDM UWB系统中高吞吐率Viterbi译码器的实现

提出了一种用于MB-OFDM UWB系统的高吞吐率低功耗Viterbi译码器结构.该结构利用基4蝶形单元的对称性,降低了Viterbi译码器的实现复杂度.采用SMIC 0.131μm CMOS工艺设计并实现了该译码器,在时钟频率为240MHz时,它的最大数据吞吐率为480Mb/s,功耗为135mW.在加性高斯白噪声信道下,它的误码率十分接近理论仿真值.该译码器可用于MB-OFDM UWB系统以及其他高吞吐率低功耗的通信系统中.     

基于网格编码调制(TCM)的维特比译码实现

介绍了网格编码调制（ＴＣ）的基本思想,并在此基础上对维特比译码的算法进行了展开,最后详细阐述了该算法在网格编码调制中的具体实现步骤。     

CDMA系统通用高速Viterbi译码器设计与实现

提出了一种可用于CDMA移动通信系统的通用高速Viterbi译码器的设计,并在Xlinx公司的FPGA平台上实现整个译码功能,该译码器已经成功应用到公安侦查部门3G终端定位系统中。该译码器具有通用性和高速性：该译码器可使用于CDMA2000、WCDMA和TD-SCDMA系统码率为1/2,1/3,1/4的卷积码字译码;可应用于不同的译码深度;译码速率可以达到10Mbit/s,在实际系统应用实现中成功使用接近8Mbit/s的速率。