CORDIC算法在FPGA中的实现

CORDIC算法是在许多角度计算方面有着广泛应用的经典算法,通过考虑FPGA的结构、精度局限和速度要求,采用流水线技术(pipeline),在FPGA上用CORD IC算法实现了对于大吞吐量数据的向量倾角的计算,并对实际应用中内部步骤寄存器精度的选取给出了较为详细的方法。     

基于CORDIC的反双曲正切函数的FPGA实现

双曲函数的应用领域十分广泛。本文首先介绍CORDIC算法双曲系统的基本原理及其计算模式,对CORDIC内核及其处理单元做了详细分析。在迭代算法的基础之上,采用流水线技术,以面积换速度,给出了一种基于流水线的CORDIC来实现反双曲正切函数,具有很高的精度和很快的速度,使设计出的软核能够在精度要求很高的场合中运行。用Verilog HDL对其编程设计和进行功能仿真、时序仿真及下载测试的结果表明,该函数具有很好的实用性。     

一种改进的流水线CORDIC算法结构

近些年CORDIC算法与飞速发展的VLSI技术结合，其优点越加受到人们的重视，且广泛地应用于计算性能要求较高的实时高质量信号、图像处理等方面。所以提出了一种对流水线CORDIC算法中模校正部分的改进方法。通过对该方法的理论分析、结构建模和综合，表明该方法在不降低其它性能指标的同时，可以有效减少流水级数，降低硬件复杂度，提高精度，且使CORDIC在圆周旋转和双曲旋转两种工作状态下的结构更加统一，有利于VLSI实现。     

基于流水线CORDIC算法的三角函数发生器

离散三角函数发生器数字信号处理中有着广泛的应用。在介绍了ＣＯＲＤＩＣ的基本原理之后,提出了一种利用流水线ＣＯＲＤＩＣ结构来实现高速高精度的三角函数发生器的设计。而后给出该三角函数发生器的结构及ＶＨＤＬ描述、综合及实现过程,最后给出用ＦＰＧＡ实现的硬件仿真结果。     

一种CORDIC算法的FPGA实现

在数字化中频接收机中,为了实现相干解调,接收端的数控振荡器需要产生一个本地相干载波,其频率和相位必须与发送端载波的频率和相位严格保持一致,因此需要用到arctan函数计算相位差。研究了一种基于CORDIC算法计算arctan函数的方法,提出了基于CORDIC算法实现arctan函数运算的硬件流水线实现结构,并在芯片上进行仿真实现,仿真结果表明,其输出误差较小,与理论值基本一致,利用其可实现数字载波同步中鉴相、鉴频功能。     

基于改进的CORDIC算法的FFT复乘及其FPGA实现

根据定点FFT中旋转因子所对应的CORDIC旋转方向可预先求解的特点,改进了CORDIC算法中旋转方向的计算方法,在节约乘法器资源的同时兼顾了速度与精度的要求,并基于改进的CORDIC算法,利用FPGA实现了这种FFT复乘模块。仿真结果表明该设计可行,具有一定的实际意义和应用前景。     

基于CORDIC实现MPSK调制器

本文介绍CORDIC原理，提出基于CORDIC实时计算正弦值的DDS设计方案：用MATLAB／Simulink DSPBuilder和Quar-tusⅡ仿真，以FPGA作为硬件载体直接实现MPSK调制器；结果表明该方案节省了FPGA的硬件资源，提高了频率和相位分辨率。     

基于CORDIC算法的高速正余弦函数实现架构

坐标旋转数字计算机算法（Coordinates Rotation Digital Computer （CORDIC） Algorithm）,其硬件结构实现简单,可以在硬件系统中实现包括乘、除、各种三角函数、自然对数和平方根在内的初等函数;针对图像处理对计算速度要求高的特点,本文采用了多级流水线的实现架构,可以明显提高CORDIC电路的工作频率;为了进一步地减少各级流水线的计算时延,电路中采用了运算速度较快的BKA加法器。基于Altera公司的FPGA（EP2C5F256C7）芯片的CORDIC算法架构综合,使其能够工作在188．38MHz的最高时钟频率。仿真结果表明本文提出的CORDIC架构能高速正确地实现CORDIC算法。     

一种CORDIC算法的FPGA实现

CORDIC算法是实现快速精确的正、余弦函数计算的主要方法,在工程实际中有着广泛应用.在研究正、余弦函数运算的CORDIC算法简单状态机实现和高速全流水处理机实现的基础上,提出了一种单精度浮点数正、余弦函数运算的优化实现方案,并在ALTERA公司的FPGA上实现.结果表明,相比较单精度浮点数正、余弦函数运算的CORDIC算法简单状态机实现,该实现方案不仅计算速度快,而且硬件资源消耗增加少,达到了单精度浮点数正、余弦函数运算硬件实现上速度与资源占用的平衡.     

基于CORDIC算法的数字图像旋转实现

在FPGA平台上,设计了包括坐标旋转引擎和双线性插值器的数字图像旋转系统。阐述了基于CORDIC算法坐标旋转引擎的设计原理,并采用高速的流水线架构实现上述电路。综合后的仿真结果表明,旋转后的图像色彩丰富,细节部分清晰,可望达到100帧/s的速度,满足高分辨率实时应用场合的要求。     

基于CORDIC算法的高精度浮点超越函数的FPGA实现

提出了一种新的输入输出浮点处理单元硬件架构,将数据从CORDIC算法内部格式转换为处理器能够支持的IEEE754标准浮点数据格式。输入数据支持2种不同的角度单位浮点数据直接输入,同时,硬件模块还直接支持超过360°的大角度数据输入。在Altera公司NiosⅡ处理器系统中以用户自定义指令的形式实现了该浮点硬件计算模块,并通过C语言程序验证了该模块的正确性。     

基于FPGA的CORDIC算法的改进及实现

介绍了CORDIC算法的基本原理,分析了其具体计算方法。针对利用CORDIC流水线实现FFT蝶形运算耗费资源多的问题,依据CORDIC计算迭代系数的方法改进了CORDIC流水线的结构形式,使其适应FFT算法。选用ALTERA公司CycloneII系列的EP2C35F672C6来实现整个FFT处理器,并对设计进行了时序仿真和硬件仿真。通过比较,计算结果与设计基本一致。     

基于FPGA和改进CORDIC算法的NCO设计与实现

将CORDIC算法传统实现中的象限转换从输出转移到输入进行处理,简化了电路逻辑.针对CORDIC算法的流水线结构做出增大映射分区的改进,省去了流水线的第一级,减少了流水线结构内旋转角的一位数据宽度.在FPGA中仿真并实现了基于该改进CORDIC算法的NCO.仿真结果有良好的精度,证明了该方案的可行性.     

基于三角函数的正交矩函数的误差预测与分析

提取图像中旋转不变特征是图像处理和模式识别中重要的应用。在极坐标下的正交矩函数则是提取这种特征信息的主要方法。正交矩函数在图像分解和重建过程中的误差是衡量其特征提取精确度的标准。为了提高正交矩函数在图像重建中的性能,提出了一种新的基于三角函数的正交矩函数和一种基于函数误差分析的新的衡量方法,并分别应用新的衡量方法和传统的在大量图像中进行重建误差统计的方法对新的正交矩函数以及另外两种在特征提取方面表现最好的正交矩函数进行了比较。实验结果验证了新的衡量方法的有效性并得到了新的正交矩函数的重建效果更好的结论。     

无线局域网中CORDIC算法的应用与FPGA实现

随着无线技术的发展,人们对无线网络的需求越来越大。特别是近几年来,在局域网通信中,Wi Fi技术的引入以及其地位的不断提高,引起人们对无线局域网通信中传输速度的研究不断深入。而在对其探索与设计中,对于信号的偏移角度值的计算(CORDIC)也一直进行着调整与优化。因此,本文以无线局域网中利用CORDIC算法实现数字控制振荡器(NCO)作为研究重点,并利用FPGA对其进行实现与分析。     

一种基于FPGA实现的优化正交匹配追踪算法设计

针对压缩感知重构算法中正交匹配追踪(OMP)算法在每次迭代中不能选取最优原子问题,对OMP算法进行优化设计,保证了每次迭代的当前观测信号余量最小,并提出了一种基于FPGA实现的优化OMP算法硬件结构设计。在矩阵分解部分采用了修正乔列斯基(Cholesky)分解方法,回避开方运算,以减少计算延时,易于FPGA实现。整个系统采用并行计算、资源复用技术,在提高运算速度的同时减少资源利用。在Quartus II开发环境下对该设计进行了RTL级描述,并在FPGA仿真平台上进行仿真验证。仿真结果验证了设计的正确性。     

Architectural design and FPGA implementation of radix-4 CORDIC processor

A new scaled radix-4 CORDIC architecture that incorporates pipelining and parallelism is presented. The latency of the architecture is n/2 clock cycles and throughput rate is one valid result per n/2 clocks for n bit precision. A 16 bit radix-4 CORDIC architecture is implemented on the available FPGA platform. The corresponding latency of the architecture is eight clock cycles and throughput rate is one valid result per eight clock cycles. The entire scaled architecture operates at 56.96 MHz of clock rate with a power consumption of 380 mW. The speed can be enhanced with the upgraded version of FPGA device. A speed-area optimized processor is obtained through this architecture and is suitable for real time applications.     

32位浮点正余弦函数的FPGA实现

本文首先介绍了CORDIC算法原理和IEEE-754标准化结构,然后在传统CORDIC算法的基础之上,用Verilog HDL语言对CORDIC内核及前后处理单元进行了编程与设计,通过增加迭代次数,对参数进行了优化筛选,提高了运算精度,使设计出的软核能够在精度要求较高的场合中运行,输出数据经过IEEE-754标准化处理,能够直接兼容大多数处理器,扩展了其应用范围.最后在Quartus Ⅱ 5.1上进行了时序仿真,设计结果表明该算法在硬件上具有很大的优势.     

ⅡS接口的FPGA实现

一种为嵌入式系统扩展音频功能的方法,采用带ⅡS总线和L3控制接口的专用芯片U-DA1341TS,用FPGA设计实现所需要的接口和时序,在基于S3C4510B的嵌入式系统下通过FPGA操作UDA1341TS,实验结果表明这种方法是正确的。     

基于三角函数的洛伦兹曲线模型构造研究

为构造具有高拟合精度的洛伦兹曲线模型,提出两类基于三角函数的单参数洛伦兹曲线模型,进而通过对两类基本洛伦兹曲线的复合、加权积以及凸组合等方式构造一系列拓展洛伦兹曲线。实例研究表明,Pareto族曲线与三角函数型曲线的组合曲线对实际数据的拟合精度高于单独使用三角函数型曲线或单独使用Pareto族曲线,验证了基于三角函数的洛伦兹曲线模型构造是对既有洛伦兹曲线类型的有效拓展。