共查询到19条相似文献,搜索用时 78 毫秒
1.
设计了一种全集成交叉耦合变压器反馈的LC压控振荡器(LC-VCO),该VCO即使在电源电压低于阈值电压的情况下实现了低相位噪声和超低功率消耗。该超低功耗的VCO采用SMIC 0.18um 数模混合&RF 1P6M CMOS工艺进行了流片验证。测试结果表明:电路在0.4 V电源供电和工作频率为2.433 GHz时,相位噪声为-125.3 dBc/Hz@1MHz,核心直流功耗仅为640uW。芯片的工作频率为2.28-2.48 GHz,调谐范围为200 MHz (8.7%),电路的优值为-195.7dB。该VCO完全可以满足IEEE 802.11b接收机的应用要求。 相似文献
2.
作为收发器的重要模块,与其他收发器模块相比,压控振荡器(VCO)消耗了大量能源。由于许多射频应用系统采用电池作为能源,如WiFi、蓝牙及物联网等系统,因此,在保持合理的系统性能的前提下,需尽量降低功耗。该文研究了标准VCO结构的性能,并提出了一种新的CMOS VCO电路结构。与传统的CMOS VCO相比,该文提出的CMOS VCO只需较少的外部偏置电流便可产生更高的跨导,因而可以消耗更低的功耗。在1.8 V电压供电下,该文提出的VCO仅消耗了2.9 mW,取得了-124.3 dBc/Hz@1 MHz的相位噪声。 相似文献
3.
提出了一种新颖的嵌有阻抗变换模块(ITB),而不具有尾电流源的压控振荡器(VCO),ITB的引入抑制了由有源器件引起的噪声退化问题,交叉耦合晶体管基本上工作于饱和状态,抑制了LC谐振回路品质因子的降低,而且,该结构相对于传统的 VCO而言,具有更容易满足的起振条件,并且保持了低电压工作下的低噪声性能,基于0.18μmCMOS工艺对该VCO进行设计并流片实现,测试结果表明,所提出的VCO振荡频率为4.82GHz~ 6.1GHz,调谐范围为23.5%,相位噪声为-122.5dBc/Hz@1MHz~ 115.6dBc/ Hz@1MHz,电路在1V 电压供电下,消耗了1.5mW 的功耗。 相似文献
4.
5.
本文提出了一种低电压应用的低功耗、低相位噪声锁相环(PLL)。其中压控振荡器(VCO)的工作电压为0.5V,其他模块的工作电压为0.8V。为了适应极低电压下的应用,文中振荡器采用了纯NMOS差分拓扑结构,鉴频鉴相器(PFD)采用改进的预充电结构,而电荷泵(CP)采用新型负反馈结构。预分频电路采用扩展的单相时钟逻辑电路构成,它可以工作在较高的频率下,节省了芯片面积和功耗。此外还采用了去除尾电流源等设计方法来降低相位噪声。采用SMIC 0.13μm RF CMOS工艺,在0.8V电源电压下,测得在整个锁定范围内,最差相位噪声为-112.4dBc/Hz@1MHz,其输出频率范围为3.166~3.383GHz。改进的PFD和新型CP功耗仅为0.39mW,占据的芯片面积仅100μm×100μm。芯片总面积为0.63mm2,在0.8V电源电压下功耗仅为6.54mW 。 相似文献
6.
7.
8.
摘要: 利用0.18CMOS六层金属工艺实现了一个全集成的低功耗低相位噪声的数字控制振荡器,该数字控制振荡器谐振回路由中央抽头对称螺旋电感和电容阵列构成。文中介绍并实现了一种新型的改变电容的方法。该方法在不需要改变接入谐振回路电容的数量而通过改变其互联拓扑关系来实现。测试结果表明,在1.8V电源电压下,核心模块消耗4.8mA的电流,相位噪声在1MHz频偏处为-122.5dBc/Hz。在1.6V的低电源电压,消耗约4mA的电流情况下,1MHz频偏处相位噪声仍可达到-121.5dBc/Hz. 同时,电源推挽度小于10MHz/V。 相似文献
9.
该文提出了一种用于展宽Colpitts压控振荡器(VCO)调谐范围(T_R)的技术。为了实现宽调谐范围,采用一种可变电容反馈技术,该技术同时可得到优于传统Colpitts VCO的相位噪声。且该结构采用动态正向衬底自偏技术,以实现VCO较低功耗、易于起振的特性。基于90 nm CMOS工艺,设计了一款VCO,其相位噪声为-101.9 dBc/Hz@1 MHz,调谐范围为28.1%,考虑调谐范围的品质因数可达-192.2 dBc/Hz。芯片在1 V电压供电下,消耗了5.8 mW,芯片面积为0.45 mm~2。 相似文献
10.
设计一种采用平面螺旋变压器作为耦合终端的CMOS电感电容正交压控振荡器,该正交VCO采用SMIC 0.18 um 数模混合&RF 1P6M CMOS工艺进行了流片验证。测试结果表明:电路在1.8 V电源供电和工作频率为4.6 GHz时,相位噪声为-125.7 dBc/Hz@1MHz,核心直流功耗仅为10 mW。根据时域的输出波形,测量的相位误差大约为1.5°,输出功率约为-2dBm。芯片的工作频率为4.36-4.68 GHz,调谐范围为320MHz(7.0%),电路的优值为-189dB。 相似文献
11.
2.5GHz低相位噪声CMOS LC VCO的设计 总被引:3,自引:2,他引:3
用0 .35μm、一层多晶、四层金属、3.3V的标准全数字CMOS工艺设计了一个全集成的2 .5 GHz L C VCO,电路采用全差分互补负跨导结构以降低电路功耗和减少器件1/ f噪声的影响.为了减少高频噪声的影响,采用了在片L C滤波技术.可变电容采用增强型MOS可变电容,取得了2 3%的频率调节范围.采用单个16边形的对称片上螺旋电感,并在电感下加接地屏蔽层,从而减少芯片面积,优化Q值.取得了在离中心频率1MHz处- 118d Bc/ Hz的相位噪声性能.电源电压为3.3V时的功耗为4 m A. 相似文献
12.
13.
用0.35μm、一层多晶、四层金属、3.3V的标准全数字CMOS工艺设计了一个全集成的2.5GHz LC VCO,电路采用全差分互补负跨导结构以降低电路功耗和减少器件1/f噪声的影响.为了减少高频噪声的影响,采用了在片LC滤波技术.可变电容采用增强型MOS可变电容,取得了23%的频率调节范围.采用单个16边形的对称片上螺旋电感,并在电感下加接地屏蔽层,从而减少芯片面积,优化Q值.取得了在离中心频率1MHz处-118dBc/Hz的相位噪声性能.电源电压为3.3V时的功耗为4mA. 相似文献
14.
15.
16.
采用0.35 μm BiCMOS工艺,设计了一款基于开关电容阵列结构的宽带LC压控振荡器.同时分析了电路中关键参数对相位噪声的影响.基于对VCO中LC谐振回路品质因数的分析,优化了谐振回路,提高了谐振回路的品质因数以降低VCO的相位噪声.采用噪声滤波技术,减小了电流源晶体管噪声对压控振荡器相位噪声的影响.测试结果表明,优化后的压控振荡器能够覆盖1.96~2.70 GHz的带宽,频偏为100 kHz和1 MHz的相位噪声分别为-105和-128 dBc/Hz,满足了集成锁相环对压控振荡器的指标要求. 相似文献
17.
介绍了微波低相位噪声介质振荡器的设计方法。就影响介质振荡器相位噪声的因素进行了讨论,从谐振回路有载Q值、有源器件、增益压缩量、电路模式等几个方面提出了降低相位噪声的方法,并给出了一个C波段微波低相噪振荡器的设计实例。测试结果表明:该振荡器工作频率3 900 MH z,输出功率大于10 dBm,相位噪声达到-102 dB c/H z@1 kH z;-128 dB c/H z@10 kH z。 相似文献
18.
19.
压控振荡器是锁相环电路的关键的组成部分之一,采用新的电流复用结构,可以明显降低该电路的功耗,而且由于没有尾电流,新结构还能有效改善电路的相位噪声.在TSMC 0.18 CMOS 1P6M工艺下的仿真结果表明:在1.25 V供电电压下振荡器的调节范围是2.26 GHz到2.76 GHz,在频偏1 MHz处的相位噪声为--130 dBc/Hz,平均功耗不超过1.2 mW. 相似文献