基于FPGA片上PowerPC实现动态重构

文章介绍了FPGA动态部分重构的实现原理及实现方法,以FPGA内嵌PowerPC处理器内核为基础,通过ICAP内部配置访问通道,控制可重构模块进行在线局部重构,完成了系统动态重构的流程,充分利用了系统的硬件资源,实现了部分动态重构技术在SOPC中的应用。     

基于FPGA的动态可重构系统实现

介绍了Xilinx公司VirtexTMFPGA芯片的配置原理,采用模块化设计实现FPGA的动态部分重构,并设计出CPU加CPLD配置FPGA的硬件方案来实现可重构系统.FPGA采用Select MAP配置方式,实现配置逻辑的快速重构和动态部分重构.同时给出了可重构系统配置的软件流程,并计算出相应的重构时间.     

基于FPGA动态自重构的嵌入式系统设计

本文提出了一种设计动态自重构系统的设计方法。这种方法可以有效地利用现有的IP核,将其经过处理就可以作为动态重构系统的可重构IP核使用。该方法可降低开发成本,缩短设计周期,同时应用动态重构技术的系统层设计是目前的研究热点。本设计使用Xilinx公司新推出的ISE8．2i、EDK8．2i和PlanAhead9．2．7FPGA开发工具,依托XUP Virtex-ⅡPro xc2vp30 FF896-7 FPGA开发板为平台,以其内嵌微处理器为核心搭建了一个可重构系统。该设计有3个重构区域,每个区域有至少两个配置文件,可根据需要在软件程序的调配下实现动态配置。由此系统功能的灵活性和硬件资源的利用率将得到改善。     

基于FPGA部分动态可重构的信号解调系统的实现

针对调制样式在不同环境下的变化,采用了FPGA部分动态可重构的新方法,通过对不同调制样式信号的解调模块的动态加载,来实现了不同环境下针对不同调制样式的解调。这种方式比传统的设计方式具有更高的灵活性、可扩展性,并减低了成本和功耗。该设计方案同时也介绍了FPGA部分动态可重构的概念和特点,可以对其它通信信号处理系统设计提供一定的参考。     

基于USB的FPGA动态可重构系统实现

通用串行总线（USB）被定义为外设与主机通信（特别是个人PC）,USB已经成为一种标准的连接方式。虽然最初为个人电脑设计,但是USB已经成为其它设备与PC连接的常见方式,例如：智能手机,PDA,视频游戏终端以及作为AC适配器与设备连接的线缆。同时,USB也成为一种标准的仪器接口。FPGA即现场可编程门阵列的使用非常灵活,同一片FPGA通过不同的编程数据可以产生不同的电路功能。FPGA在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。随着功耗和成本的进一步降低,FPGA还将进入更多的应用领域。本文采用将USB和FPGA相结合的方式是,充分发挥二者的优势,实现了一种基于USB传输送配置数据的FPGA动态重构,实现了FPGA低成本解决方案,并能够方便、快捷的更新FPGA内容。     

FPGA动态可重构技术原理及实现方法分析

FPGA动态重构技术主要是指对于特定结构的FPGA芯片,在一定的控制逻辑的驱动下,对芯片的全部或部分逻辑资源实现在系统的高速的功能变换,从而实现硬件的时分复用,节省逻辑资源。本文以SRAM FPGA的可重配置特性为基础,结合几种新型的动态重构FPGA芯片结构,分析了FPGA动态重构技术的原理,讨论了其实现方法。     

FPGA的装置与动态重构

由于ＦＰＧＡ的在线可编程性,使硬件系统在软件的下能较容易地实现动态重构,本文以Ａｌｔｈｒａ的ＦＰＧＡ开发平台ＭａｘｌｕｓⅡ和ＥＬＥＸ１０Ｋ器件为例,介绍了Ｆ〗ＧＡ的配置原理及几种配置方式。     

FPGA动态可重构技术及其应用

本文介绍了ＦＰＧＡ动态可重构技术原理,探讨了其应用前景,并讨论了影响其实用化的有关技术难点。     

FPGA 动态可重构技术原理及实现方法分析 覃祥

摘要:FPGA 动态重构技术主要是指对于特定结构的FPGA 芯片,在一定的控制逻辑的驱动下,对芯片的全部或部 分逻辑资源实现在系统的高速的功能变换,从而实现硬件的时分复用, ,节省逻辑资源。本文以SRAM FPGA 的可 重配置特性为基础,结合几种新型的动态重构FPGA 芯片结构,分析了FPGA 动态重构技术的原理,讨论了其实现 方法。     

基于FPGA的动态可重构系统设计与实现

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点.基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用.介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构.这种实现方法具有较强通用性和适于模块化设计等优点.     

DDS原理及基于FPGA的实现

本文主要介绍了DDS的原理及通过FPGA来实现。     

基于FPGA的PLL动态配置设计与实现

介绍了Actel FPGA中PLL（Phase Locked Logic）的结构和相关特性,提出了一种基于Actel FPGA（Field Programmable Gate Array）的PLL动态配置的原理方案,并给出了一个具体的实现系统。本系统仅通过外部和ActelAPA600相连的少数控制线,就可以在输入66MHz的时钟条件下,对PLL进行6MHz～155MHz范围内准确、快速地变频（变频值必须是PLL能产生的合法时钟频率值）,在3炉内就可以得到想要的时钟频率。同时为了使输出的高速时钟稳定、可靠,还采用了LVDS（Low Voltage Differential Signaling）技术对时钟信号进行了处理。本设计系统具有接口简单、实时性强、稳定度高等特点,目前已成功应用到某电子学与信息处理系统中。     

基于FPGA的OFDM系统设计与实现

正交频分复用（OFDM,Orthogonal Frequency Division Multiplexing）由于其抗多径衰落,频谱利用率高的优点在无线通信领域得到了广泛的应用。设计了一套基于现场可编程逻辑阵列（FPGA）的全数字OFDM系统,给出了系统方案以及关键技术的实现方法。在设计中同步采用基于循环前缀的联合同步算法,峰均功率比抑制采用加扰方法,信道估计采用最小二乘算法。此外,还采用了一种新的抗干扰技术,通过检测并切换子载波来达到抗干扰的目的。测试结果表明系统工作稳定,抗干扰性能良好。     

基于FPGA的断电续传存储系统的设计与实现

针对遥测领域中数据记录器面临的高速输入数据连续存储和断电续传的技术难题,详细介绍了NAND型Flash交替双平面页编程方式,分析了3种常用的NAND型Flash剩余容量检测方法的特点,提出了一种基于二分法和带系统识别码交替双平面页编程技术的NAND型Flash剩余容量快速检测的方法,检测结果高效准确,检测误差可以达到10-4,并在此基础上设计了具有断电续传功能的数据存储系统,设计方法简单可靠,具有较好的应用前景。     

基于FPGA的PPM系统设计与实现

给出了脉冲位置调制(PPM)系统的设计方案,并基于FPGA通过简明的Verilog代码实现了该设计,时序仿真结果验证了所设计的系统能够满足PPM系统的要求,并在满足一定性能需求的情况下消耗了较少的逻辑资源.     

脉冲压缩原理及FPGA实现

为解决雷达作用距离和距离分辨力的问题,分析了线性调频脉冲压缩的原理及工程实现方法,并利用Matlab软件对加权前后的线性调频信号脉冲压缩波形进行对比。简述了分布式（DA）算法的基本原理,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用QuartusⅡ软件完成脉冲压缩处理模块设计以及波形仿真。通过分析可以得出基于分布式算法实现的脉冲压缩可以减少资源利用率,大大节省硬件资源。     

基于FPGA的杂波模拟系统的设计与实现

首先介绍了常用的杂波模型,利用ZMNL对地基雷达中常见的地杂波、海杂波进行建模,并基于FPGA分别实现了地杂波、海杂波实时模拟;最后对模拟数据进行分析,给出了模拟杂波数据的概率密度和功率谱密度曲线,与理论值对比得到了与理论值吻合的结果,验证了系统的有效性和准确性,为实验室的雷达系统调试提供了逼真的杂波环境,减少了研制成本。     

基于FPGA的直扩信号同步设计与实现

根据解调器的需要,基于软件无线电设计思想,设计了一种采用串并结合的全数字超前—滞后环路,实现了伪码快速同步、全数字点叉积锁频环和松尾锁相环,实现快速载波频率相位同步的技术方案,介绍了伪码同步和载波同步电路的工作原理与实现结构。采用此同步系统设计的解调器结构简单、性能稳定,可通过软件升级进行功能扩展,可以应用到多种通信和侦察接收机中。     

一种基于FPGA的远程加电系统设计与实现

针对测控设备远程操控建设的需要,在设计加/断电指令码校验及反馈机制的基础上,阐述了实现数据收发、状态异常处理、指令代码处理和时钟产生功能控制板的关键技术。设计了以Xilinx的FPGA芯片为核心器件的远程加电控制板平台,开发了远程加电控制软件。经长期运行,该系统工作性能稳定。