Ti/Sr比对SrTiO_3晶界层电容器性能的影响

采用空气中一次烧成工艺,通过性能测定、SEM观察,研究了Ti/Sr比与SrTiO_3晶界层电容器材料试样的烧结性能、半导化、显微结构及介电性能之间的关系。结果表明,Sr过量试样的烧结及半导化过程与Ti过量的均有很大差异,这主要与烧成过程中液相量的变化规律有关。Ti/Sr比及烧成温度对试样的显微结构有明显影响,因而也影响了试样的介电性能。     

低温烧结SrTiO_3陶瓷晶界层电容器材料的研究

研究了施主杂质Nb_2O_5,碱金属氧化物添加物Li_2O和烧成温度对低温一次烧成SrTiO_3陶瓷晶界层电容器介电性能和显微结构的影响。结果表明。Li_2O的加入量对液相烧结的进行和晶粒的生长有很大影响。具有一定特性的液相还能作为氧在晶界上迁移的通道,而有利于氧的挥发,促进晶粒的半导化,Nb_2O_5含量为0.1mol％左右时就能具有良好的效果。在液相特性不能满足晶粒生长要求的情况下,Nb_2O_5含量显著影响着晶粒的半导化程度。添加过多的Nb_2O_5会阻碍晶粒的生长。烧结温度对晶粒生长和材料的介电常数也有明显的影响,适当提高烧结温度能提高材料的介电常数。     

SrTiO_3晶界层陶瓷电容器

采用一次烧成工艺研制了大容量、高绝缘、低损耗的SrTiO_3基晶界层电容器。实验结果表明:非化学计量比(Ti/Sr比)、施主掺杂剂含量以及一次烧成过程中氧化保温时间是影响这类电容器电性能最主要的因素。其中氧化保温时间直接决定着SrTiO_3显微结构,尤其是晶界层的厚度。     

Ti／Sr比对SrTiO3晶界层电容器性能的影响

采用空气中一次烧成工艺，通过性能测定、SEM观察，研究了Ti/Sr与SrTiO3晶界层电容器材料试样的烧结性能、半导化、显微结构及介电性能之间的关系。结果表明，Sr过量试样的烧结及半导化过程与Ti过量的均有很大差异，这主要与烧成过程中液相量的规律有关。Ti/Sr比及烧成温度对试样的显微结构有明显影响，因而也影响了试样的介电性能。     

低温烧结SrTiO3陶瓷晶界层电容器材料的掺杂分析

借助于晶格常数的精确测定、透射电子显微镜及其电子衍射和X射线能谱分析,结合材料性能,对还原气氛中低温一次烧结的srTiO_2陶瓷晶界层电容器材料的掺杂状况进行了分析。结果表明Li~+不能进入srTiO_2晶格的填隙位置形成施主。在Nb_2O_5和Li_2O同时存在的情况下,也没有产生施主-受主相互补偿进入晶格的现象,而是Nb_2O_5进入晶格起施主作用使晶粒半导化,Ll_2O偏析在晶界上,与聚集在晶界上的SZO_2一起形成活性液相,促进烧结的进行,并形成复杂的锂硅酸盐化合物产生绝缘性的晶界,从而形成晶界层电容器的显微结构,这是能够在低温下一次烧成SrTiO_2陶瓷晶界层电容器材料的根本原因。     

氧化温度对SrTiO_3晶界层电容器性能的影响

采用空气中一次烧成工艺,研究了氧化温度对SrTiO_3晶界层电容器试样的介电常数ε,绝缘电阻率ρ及介质损耗tgδ的影响;对试样进行了TEM分析,直接观察到存在于多个晶粒交汇处的Ti_nO_(2n-1)第二相;提出了不同氧化温度下的晶界结构模型,较好地解释了试样介电常数随氧化温度的降低而单调增大的变化规律。     

SrTiO3陶瓷晶界层电容器材料的晶界研究Ⅰ.晶界结构

利用高分辨电镜研究了低温一次烧结SrTiO_3陶瓷晶界层电容器材料的晶界结构,发现在西晶粒间存在着4种典型的晶界类型。通过构筑晶界形成的结构模型,揭示了两晶粒间晶界形成的特征,认为两晶粒间晶界相的形成既与两晶粒间的液相成份和杂质组成有关,亦与两晶粒的相对取向有关。此外,还与两次烧结SrTiO_3陶瓷晶界层电容器材料的晶界结构作了比较。     

SrTiO3陶瓷晶界层电容器材料的晶界研究：Ⅱ.晶界模型与材料电性能

根据低温一次烧结ＳｒＴｉＯ３陶瓷晶界层电容器两晶粒间晶界相结构的复杂性和不同晶界的势垒特性，建立了具有复合晶界特征，晶界等效电路模型，据此解释了材料Ｉ－Ｖ非线性特性和介电－电压特性。认为低施主掺杂的材料，击穿区的Ｉ－Ｖ非线性特性主要是由通过“洁净”晶界和窄晶界的隧道电流引起的，从而与温度无关；而高施主掺杂的材料，击穿区的Ｉ－Ｖ非线性特性既包括通过“洁净”晶界和窄晶界的隧道电流，亦包括通过宽晶...     

掺杂物对SrTiO_3基半导瓷晶界层电容器影响的研究

选择La_2O_3、V_2O_5掺杂SrTiO_3、控制合适的Ti/Sr比、添加适量CuO和AS以及调节最佳工艺参数,系统地研究了它们对SrTiO_3试样的还原烧结行为、显微结构和介电性能的影响。实验结果表明:V_2O_5作为施主掺杂物能较大幅度地降低SrTiO_3的还原烧结温度;三价离子掺杂大于五价离子掺杂所需的Ti/Sr比;添加适量的CuO、AS能形成厚度适当的高阻绝缘晶界层。通过实验,我们获得了1300℃还原烧成温度下综合性能佳、复现性好的V_2O_5掺杂SrTiO_3 GBBLC。     

SrTiO_3基高压陶瓷电容器材料的组成与性能

研究了 Ｂｉ２ Ｏ３ ·３ Ｔｉ Ｏ２ 和 Ｐｂ Ｔｉ Ｏ３ 的加入量对 Ｓｒ Ｔｉ Ｏ３ 基高压陶瓷电容器材料性能的影响。实验的结果表明：最佳加入量的摩尔分数分别是 Ｂｉ２ Ｏ３ ·３ Ｔｉ Ｏ２ 为 ９％ , Ｐｂ Ｔｉ Ｏ３ 为 １８％ 。在 １ ２５０ ℃的温度下烧结获得了性能为：εｒ ＝ ３ ２９５; Ｅｂ ＝ １０．２ ｋ Ｖ／ｍ ｍ ;ｔｇδ＝ ６×１０－ ４ ;Δ Ｃ／ Ｃ（－ ２５～＋ ８５ ℃）≤ ±１２％ ;绝缘电阻 Ｒ＝ ７．５×１０１ ２ Ω的高压陶瓷电容器材料。     

中温烧结(Ba、Sr)TiO3电容器陶瓷

采用常规电容器陶瓷制备工艺 ,借助正交设计实验法研究了在配方对中温烧结 (12 0 0℃ ) (Ba,Sr)TiO3 (BST)基陶瓷介电性能的影响 ,得到了影响BST基陶瓷介电性能的主次因素以及各因素水平影响其性能的趋势 ,同时得到介电常数最大的配方和介质损耗最小的配方 ,得到了综合性能最佳的适合单片电容器和独石电容器的中温烧结 (12 0 0℃ )BST基陶瓷基方 ,它具有中介 (ε≥ 2 195 )、低损耗 (tanδ≤ 0 .0 15 5 )和高耐压 (大于 4 .5Mv/m)。探讨了各组分对BST基陶瓷介电性能的影响机理 ,为研制中温烧结单片电容器和独石电容器陶瓷提供了依据     

氧化温度对空气中一次烧成SrTiO_3晶界层电容器的显微结构及电性能的影响

采用空气中的一次烧成工艺,研究了氧化温度对SrTiO_3.晶界层电容器试样的介电常数ε、绝缘电阻率p及介质损耗tgδ的影响;借助于TEM及STEM对试样进行了分析,观察到试样中有直线型和锯齿型两种不同类型的晶界及存在于多个晶粒交汇处的Ti_nO_(2n-1)第二晶相;提出了不同氧化温度下的晶界结构模型,较好地解释了试样介电常数随氧化温度的降低而单调增大的变化规律.     

BaTiO_3系晶界层瓷介电容器的研究

一、前言晶界层瓷介电容器是瓷介半导体电容器的一种,是适应电子设备晶体管化、集成电路化发展的需要而问世的。晶界层瓷介电容器与表面层电容器(阻挡层及还原再氧化型)相比,有许多优点。例如绝缘电阻高(10~(10)Ωcm),击穿电压高(额定电压可到100V_(DC)),可靠性高等。可作宽频带旁路电容器。在低电压低阻抗晶体管电路中,显示     

低温烧结制备Ba0.6Sr0.4TiO3陶瓷及厚膜

用改进的溶胶－凝胶工艺制备Ba0.6Sr0.4TiO3（BST）陶瓷及厚膜，研究它们的结晶情况与电学性能。在这种改进的工艺中，将经高能球磨制备的纳米BST陶瓷粉体加入到同组分的BST的溶胶液中，制备成稳定的悬浮性好的浆料，并用此浆料制备BST陶瓷及厚膜。实验结果表明：采用两步烧结法可制备细晶、较致密的BST陶瓷材料，它呈现明显的弥散相变特征，具有较好的介电性能，晶粒尺寸〈1μm。用匀胶法制备的沉积在Pd／Ag电极上的BST厚膜，膜厚约为10μm，也呈现明显的弥散相变特征。在1200℃烧结后的厚膜在0℃，1kHz时，相对介电常数为900，介电损耗为0．03。