衬底热电子增强的薄SiO2层击穿特性研究

本文通过衬底热电子SHE(Substrate hot electron)注入技术,对SHE增强的薄SiO₂层击穿特性进行了研究.实验发现氧化层中的平均电子能量与衬底电压有很大的关系.通过能量守恒方程计算注入到氧化层中的平均电子能量,根据计算出的电子能量可以解释SHE注入和F-N隧穿注入的根本不同.本文提出了衬底热电子增强的TDDB(Time dependent dielectric breakdown)模型.     

薄SiO2层击穿特性与临界陷阱密度

薄栅氧化层的退化、击穿与氧化层中和界面陷阱的产生相关.本文研究了在恒电流TDDB(Time-Dependent Dielectric Breakdown) 应力条件下8.9nm薄氧化层的电学特性退化、击穿情况.研究表明,电子在穿越SiO₂晶格时与晶格相互作用产生陷阱,当陷阱密度达到某一临界密度N_bd时,氧化层就击穿.N_bd可以用来表征氧化层的质量,与测试电流密度无关.击穿电量Q_bd随测试电流密度增大而减小可用陷阱产生速率的增长解释.临界陷阱密度N_bd随测试MOS电容面积增大而减小,这与统计理论相符.统计分析表明,对于所研究的薄氧化层,可看作由面积为2.56×10^-14cm²的"元胞"构成,当个别"元胞"中陷阱数目达到13个时,电子可通过陷阱直接隧穿,"元胞"内电流突然增大,产生大量焦耳热,形成欧姆通道,氧化层击穿.     

薄栅氧化层击穿特性的实验研究

在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了TDDB的击穿机理,讨论了栅氧化层面积对击穿特性的影响.对相关击穿电荷QBD进行了实验测试和分析,研究结果表明：相关击穿电荷QBD除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关.得出了QBD的解析表达式,并且对相关参数进行了研究.     

薄栅氧化层击穿特性的实验研究

在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了ＴＤＤＢ的击穿机理,讨论了栅氧化层面积对击穿特性的影响．对相关击穿电荷ＱＢＤ进行了实验测试和分析,研究结果表明：相关击穿电荷ＱＢＤ除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关．得出了ＱＢＤ的解析表达式,并且对相关参数进行了研究     

薄栅氧化层的TDDB研究

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路可靠性的作用越来越重要。经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法。本文重点介绍了TDDB的几种主要击穿模型和机理,比较了软击穿和硬击穿过程的联系与区别,并初步分析了TDDB与测试电场、温度以及氧化层厚度的关系。     

衬底热空穴注入下的薄栅氧化层击穿特性

利用衬底热空穴 (SHH)注入技术 ,分别定量研究了热电子和空穴注入对薄栅氧化层击穿的影响 ,讨论了不同应力条件下的阈值电压变化 .阈值电压的漂移表明是正电荷陷入氧化层中 ,而热电子的存在是氧化层击穿的必要条件 .把阳极空穴注入模型和电子陷阱产生模型统一起来 ,提出了薄栅氧化层的击穿是与电子导致的空穴陷阱相关的 .研究结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡 .认为栅氧化层的击穿是一个两步过程 .第一步是注入的热电子打断 Si— O键 ,产生悬挂键充当空穴陷阱中心 ,第二步是空穴被陷阱俘获 ,在氧化层中产生导电通路     

薄栅氧化层相关击穿电荷

栅氧化层厚度的减薄要求深入研究薄栅介质的击穿和退化之间的关系 .利用衬底热空穴注入技术分别控制注入到薄栅氧化层中的热电子和空穴量 ,对相关击穿电荷进行了测试和研究 .结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡 .提出薄栅氧化层的击穿是在注入的热电子和空穴的共同作用下发生的新观点 .建立了 Si O2 介质击穿的物理模型并给出了理论分析     

超薄SiO2/HfO2双层栅介质的时变击穿特性和击穿机制的研究

The characteristics of TDDB （time-dependent dielectric breakdown） and SILC （stress-induced leakage current） for an ultra-thin SiO2/HfO2 gate dielectric stack are studied. The EOT （equivalent-oxide-thickness） of the gate stack （Si/SiO2/HfOz/TiN/TiA1/TiN/W） is 0.91 am. The field acceleration factor extracted in TDDB experi- ments is 1.59 s.cm/MV, and the maximum voltage is 1.06 V when the devices operate at 125 ℃ for ten years. A detailed study on the defect generation mechanism induced by SILC is presented to deeply understand the break- down behavior. The trap energy levels can be calculated by the SILC peaks： one S1LC peak is most likely to be caused by the neutral oxygen vacancy in the HfO2 bulk layer at 0.51 eV below the Si conduction band minimum; another SILC peak is induced by the interface traps, which are aligned with the silicon conduction band edge. Fur- thermore, the great difference between the two SILC peaks demonstrates that the degeneration of the high-k layer dominates the breakdown behavior of the extremely thin gate dielectric.     

3.4nm超薄SiO2栅介质的特性

用LOCOS工艺制备出栅介质厚度为3.4nm的MOS电容样品,通过对样品进行I-V特性和恒流应力下V-t特性的测试,分析用氮气稀释氧化法制备的栅介质的性能,同时考察了硼扩散对栅介质性能的影响.实验结果表明,制备出的3.4nm SiO₂栅介质的平均击穿场强为16.7MV/cm,在恒流应力下发生软击穿,平均击穿电荷为2.7C/cm².栅介质厚度相同的情况下,P⁺栅样品的击穿场强和软击穿电荷都低于N⁺栅样品.     

薄栅氧化层相关击穿电荷

栅氧化层厚度的减薄要求深入研究薄栅介质的击穿和退化之间的关系.利用衬底热空穴注入技术分别控制注入到薄栅氧化层中的热电子和空穴量,对相关击穿电荷进行了测试和研究.结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡．提出薄栅氧化层的击穿是在注入的热电子和空穴的共同作用下发生的新观点.建立了SiO2介质击穿的物理模型并给出了理论分析.     

溅射条件对Al2O3薄膜介电强度和沉积速率的影响

用射频溅射方法，在不同工作气体（纯Ａｒ和Ａｒ＋１０％Ｏ＿２）和不同基片偏压（－３０Ｖ到－１８０Ｖ，间隔－３０Ｖ）下，由烧结Ａｌ＿２Ｏ＿３靶材制备Ａｌ＿２Ｏ＿３薄膜。测试了样品的介电强度和沉积速率，对部分样品的结构和成份分别用ＸＰＳ和Ｘ射线进行了分析。结果表明：薄膜均呈非晶态；在两种工作气体中，随着基片负偏压的升高，沉积速率和介电强度均下降，但在－６０Ｖ偏压时，介电强度具有最大值。含氧的工作气体导致沉积速率下降，但提高了介电强度。在含氧和－６０Ｖ偏压下，Ａｌ＿２Ｏ＿３薄膜的平均介电强度为３．４６ＭＶ／ｃｍ。纯氩气氛中制备的Ａｌ＿２Ｏ＿３薄膜是缺氧的，而含氧的工作气体可使薄膜中的氧含量提高。     

“Smart” TDDB algorithm for investigating degradation in high-κ gate dielectric stacks under constant voltage stress

A new “smart” algorithm with adaptive testing is developed for automatically monitoring gate dielectric degradation during CVS using SILC. In this approach, stress current is monitored with a sampling rate as fast as ∼2 ms/point while SILC data are collected based on stress current changes and/or time intervals. This automated test was applied to study degradation of nMOS transistors with TiN/HfO₂ gate stacks where changes in the SILC data correlate directly with transitions in the stress current. From this SILC data, the differential resistance can be extracted and used to monitor conductivity throughout the degradation phase until breakdown.     

SiON and SiO2/HfSiON gate oxides time dependent dielectric breakdown measurements at nanoscale in ultra high vacuum

Time dependent dielectric breakdown (TDDB) measurements on a nano-scale using an AFM tip under ultra high vacuum as upper electrode are systematically compared to device measurements in this paper. Both studies were performed on the same SiON or SiO₂/HfSiON gate oxides. The shape factor of the TDDB distribution and the acceleration factor are compared at both scales.     

溶胶—凝胶法制备BST铁电薄膜及性能研究

研究了一种以水为溶剂的(Ba