4H-SiC同质外延中的缺陷

从实验出发,用LPCVD外延系统在偏向<11-20>方向8°的4H-SiC(0001)Si面衬底上,利用CVD技术进行了4H-SiC同质外延生长。外延后在熔融KOH腐蚀液中进行腐蚀,使用SEM和光学显微镜表征方法探讨了CVD法4H-SiC同质外延中的位错、微管和孪晶等缺陷形貌,并分析其形成机理。     

4H-SiC同质外延基面位错的转化

采用化学气相沉积法在4°偏角4H-SiC衬底上进行同质外延生长,并使用500℃熔融KOH对SiC衬底及外延片进行腐蚀。采用同步加速X射线衍射仪和光学显微镜对外延前后基面位错(BPD)形貌进行系统表征,分析了基面位错向刃位错转化的过程。外延生长过程中同时存在台阶流生长和侧向生长(即垂直于台阶方向)两种模式,当侧向生长模式占主导时,能够有效地抑制基面位错向外延层的延伸;当台阶流生长模式占主导时,基面位错延伸至外延层。结果表明,随着碳硅比增加,外延层基面位错密度能够降低至0.05 cm~(-2),这是由于侧向生长增强导致的。通过优化碳硅比,能够制备出高质量的4H-SiC同质外延片,其基面位错密度和表面缺陷密度分别为0.09和0.12 cm~(-2)。     

用体式显微镜研究SiC单晶中的微管缺陷

用拉曼光谱、X射线双晶衍射仪以及体式显微镜,对升华法生长的6H-SiC单晶品质、SiC单晶中的微管缺陷进行表征.通过对SiC单晶腐蚀前后的微管数目比较发现,微管尺寸和其所形成的腐蚀坑大小并不是呈线性关系,腐蚀前后用体式显微镜观察到的微管数目大致相等.从实验数据发现,微管的尺寸有最小值,这给SiC微管密度分布,提供了一种无损检测方法.     

n型4H-SiC材料中位错的电学特性研究

研究位错的电学特性对于研究器件可靠性具有重要意义.文章利用拉曼散射技术在室温条件下研究了n型4H-SiC材料中位错电学特性.结果表明:螺型位错(TSD)、刃型位错(TED)的电子浓度均高于无位错区,且TSD电子浓度高于TED.结合位错结构分析认为:TED中心的半原子面存在不饱和Si键,该键通过吸附电子使其饱和并达到稳定状态,因此TED中心俘获了比无位错区更多的电子;TSD结构中,位错区域原子间的拉应力导致该区域Si原子电负性增高,因而俘获电子形成比无位错区高的电子分布.     

生长气体流量对SiC单晶缺陷的影响

实现了熔融KOH进行SiC体单晶择优腐蚀估测缺陷密度的方法.本文报道了采用该技术对体SiC单晶缺陷密度估测的结果.腐蚀会在Si面形成六边形腐蚀坑,在C面形成圆形腐蚀坑.腐蚀速率和蚀坑形状与SiC生长工艺有关.对在高生长气流量下用PVT工艺制备的SiC样品,其刃位错、螺位错与微管密度分别为2.82×105,94和38cm-2;对在低生长气流量下用PVT工艺制备的SiC样品,其上述缺陷密度分别为9.34×105,2和29cm-2.结果表明:随着生长气体流量的增加,由于避免了N2掺杂,刃位错密度下降.     

生长气体流量对SiC单晶缺陷的影响

实现了熔融KOH进行SiC体单晶择优腐蚀估测缺陷密度的方法.本文报道了采用该技术对体SiC单晶缺陷密度估测的结果.腐蚀会在Si面形成六边形腐蚀坑,在C面形成圆形腐蚀坑.腐蚀速率和蚀坑形状与SiC生长工艺有关.对在高生长气流量下用PVT工艺制备的SiC样品,其刃位错、螺位错与微管密度分别为2.82×105,94和38cm-2;对在低生长气流量下用PVT工艺制备的SiC样品,其上述缺陷密度分别为9.34×105,2和29cm-2.结果表明:随着生长气体流量的增加,由于避免了N2掺杂,刃位错密度下降.     

3英寸半绝缘4H-SiC单晶的研制

报道了采用物理气相传输(PVT)法进行SiC单晶生长方面取得的最新进展,成功研制得到固态微波器件急需的3英寸(75 mm)半绝缘4H-SiC衬底。使用计算机模拟技术,进行了3英寸(75 mm)4H-SiC晶体生长的热场设计,并在此基础上研制出适合3英寸(75 mm)4H-SiC PVT生长的晶体生长设备,采用喇曼光谱对晶体生长表面5点进行测试,结果均为单一的4H晶型,采用非接触电阻率面分布(COREMA)方法测得晶片电阻率为109~1012Ω.cm。微管道缺陷(MPD)测量采用熔融KOH腐蚀法,测得平均微管道密度为104个/cm2,其中晶片的30%区域微管道缺陷小于10个/cm2。使用X射线双晶衍射测试得到其半高宽(FWHM)为31 arcsec,说明所获得的晶体具有良好的结晶完整性。     

液相外延生长碲锡铅异质结构的位错腐蚀坑

用腐蚀法研究了液相外延生长的Pb_(1-x_Sn_xTe异质结构。在界面处和异质外延层中具有高腐蚀坑密度(≥1×10~7厘米~(-2)的晶格失配异质结构中出现了一致的图案。晶格失配越大,缺陷密度越高。小到～2×10~(-4)的失配就足以形成界面处的缺陷。低腐蚀坑密度衬底并未缓和界面和外延层的缺陷特性。与其他报导的结果相反,同质结构的整个外延层厚度,其位错腐蚀坑密度没有显著降低。已发现与相反异质结构Pb_(1-x)Sn_xTe/Pb_(1-y)Sn_yTe和Pb_(1-y)Sn_yTe/Pb_(1-x)Sn_xTe有关的一些差异。高生长温度(≥600℃)会使腐蚀坑密度降低和一些缺陷消失。据信,在高温下会发生加速成核、位错退火和体扩散。一些缺陷消失,其他一些在缓慢冷却下减少,但仍保留基本失配特点。     

导模法生长的β-Ga2O3单晶的位错腐蚀坑显露面

β-Ga₂O₃单晶作为高压大功率器件的衬底,其位错密度直接影响器件的漏电特性,位错腐蚀坑显露面与外延生长密切相关。β-Ga₂O₃单晶属于单斜晶系,对称性低,研究不同晶面位错腐蚀坑的形状与显露面难度较高。对采用导模(EFG)法生长的(001)、■和(010)面β-Ga₂O₃晶片进行腐蚀,采用扫描电子显微镜(SEM)观测腐蚀坑形貌,采用共聚焦激光扫描显微镜对显露面与表面晶面之间的夹角进行表征,根据测试结果可推算出腐蚀坑显露面晶面指数,为衬底和外延生长提供重要的参考依据。     

碲锌镉材料腐蚀坑及其缺陷特性研究

跟踪观察了Everson腐蚀剂在碲锌镉晶体(111)B面形成的腐蚀坑的形貌特征和空间延伸特性,并分析了各种腐蚀坑所对应的缺陷的特征.研究表明:碲锌镉材料的腐蚀坑具有三角锥型坑、平底三角坑、彗星状腐蚀坑和不规则腐蚀坑4种类型,其中三角锥型坑的坑尖又有5种不同的空间取向.彗星状腐蚀坑、三角锥型坑和不规则腐蚀坑具有定向移动特性.这表明这类腐蚀坑所对应的缺陷与材料的位错相关,但其穿越深度都不超过18μm,即缺陷同时具有局域化的特性.没有观测到平底三角坑的空间延伸特性,其所对应的缺陷可能是材料中的微沉淀缺陷.研究还发现:对于不同样品,各类腐蚀坑的数量和比例可有很大差异.而且,有些腐蚀坑所揭示的缺陷在被观察位置已经消失.因此,简单地用腐蚀坑密度(EPD)来描述碲锌镉材料表面缺陷密度和性能是不准确的.     

选择性腐蚀确定GaN薄膜中位错类型

提出了一种确定GaN外延薄膜中位错种类的方法。通过化学试剂对GaN薄膜表面进行选择性腐蚀,并用X射线衍射仪(XRD)及原子力显微镜(AFM)对腐蚀前后的薄膜进行了表征,确立了GaN薄膜表面的蚀坑形貌与位错类型之间的对应关系。XRD测试结果表明,GaN薄膜中的位错密度并不随着腐蚀时间延长而发生变化。采用AFM对蚀坑形貌进行深度剖析,发现了四种不同的位错蚀坑:倒六角锥型蚀坑、倒六角平台型蚀坑、倒双六角平台型蚀坑以及混合型蚀坑。进一步研究表明,这四种不同的位错蚀坑分别对应于四种不同的位错种类,所有蚀坑基本都可以沿着这四种腐蚀路线演化而来。同时用扫描电镜(SEM)观察到的蚀坑形貌与AFM测试结果基本一致。     

超厚层4H-SiC同质外延材料

<正>缺陷控制是4H-SiC同质外延的关键技术。在所有的4H-SiC外延缺陷中,三角形缺陷对芯片性能的影响最为致命,而且三角形缺陷的尺寸随着4H-SiC外延层厚度的增加迅速增大,从而会导致外延片无缺陷面积急剧下降。因此对于厚层4H-SiC外延,控制三角形缺陷密度至关重要。南京电子器件研究所追踪衬底/外延层界面处的缺陷转化信息,分析了三角形缺陷的主要成因,并通过优化衬底刻蚀时间及温度,有效消除由于衬底表面加工损伤引入的三角形成核几率,利用富硅气氛有效降低衬底中螺位错引入的三角形成核几率,提出复合缓冲层技术,有效抑制三角形缺陷扩展。基于     

表面处理对蓝宝石衬底的影响

采用熔融的KOH溶液腐蚀蓝宝石衬底,获得具有三角形图案的腐蚀坑形貌,并对腐蚀坑的三角形形状给出了理论解释。在不同温度和不同的腐蚀时间进行对比结果分析,发现在280℃下腐蚀60 min左右,显示的位错清晰、准确,且最适合随后的横向外延生长。采用高分辨率双晶X线衍射(DCXRD)测试分析,结果表明,预处理对蓝宝石衬底的晶体质量和折射率色散关系几乎没影响,所以,预处理获得一定图案的蓝宝石可作为GaN横向外延的衬底,为降低GaN薄膜的位错密度,获得高质量的GaN薄膜提供有利的保障。     

采用(211)碲锌镉衬底制备碲镉汞液相外延薄膜

文中对(211)晶向的CdZnTe衬底进行液相外延生长HgCdTe。获得的碲镉汞液相外延材料的组分为0. 30 ～0. 33,薄膜厚度为10 ～15μm,表面缺陷密度为500cm- 2 ,材料的FWHM达到24弧秒,位错腐蚀坑密度约为2 ×105 cm- 2 ,该材料的表面形貌与采用(111)晶向衬底的HgCdTe外延材料有较大区别。     

制做集成电路芯片的工艺技术(七)

1.衬底材料规格 材料为<100>的N型掺磷硅,直径为3.0±0.03英寸,厚0.020±0.001英寸,电阻率3～6Ω·cm。每1Ω·cm分一档,共分三档,EPC(位错密度)<500/cm~2。表面磨光至无桔皮状和雾状。用化学方法腐蚀硅片背面,充分去除磨片所造成的损伤层。用100倍显微镜作镜检,应无线状腐蚀坑和晶界;无平面滑移;无擦试痕迹;氧化腐蚀后无麻坑和条纹;目视无边缘碎裂;无表面擦伤;无指纹、坑、包或其它表面缺陷;无弯曲和变形。     

Si衬底MOCVD生长GaN/InGaN多量子阱缺陷TEM研究

用透射电子显微镜对Si衬底生长GaN/InGaN多量子阱材料进行横断面测试,在衬底和缓冲层区域进行高分辨电子显微成像(HRTEM)、电子衍射衬度成像、选区电子衍射成像,在量子阱附近区域进行了双束近似电子衍衬像对其位错特性进行研究;用场发射扫描电子显微镜对饱和KoH溶液腐蚀前后材料成像.结果发现,AIN缓冲层具有多孔结构,高温GaN层位错平均密度达108cm-2,同扫描电子显微镜得到的六角腐蚀坑密度一致,量子阱以下发现大量位错发生90°弯曲,而使穿过量子阱位错密度大大降低.在线位错中,以刃位错居多,其次是混合位错,所观察区域几乎未见螺位错.     

Si衬底MOCVD生长GaN/InGaN多量子阱缺陷TEM研究

用透射电子显微镜对Si衬底生长GaN/InGaN多量子阱材料进行横断面测试,在衬底和缓冲层区域进行高分辨电子显微成像(HRTEM)、电子衍射衬度成像、选区电子衍射成像,在量子阱附近区域进行了双束近似电子衍衬像对其位错特性进行研究;用场发射扫描电子显微镜对饱和KoH溶液腐蚀前后材料成像.结果发现,AIN缓冲层具有多孔结构,高温GaN层位错平均密度达108cm-2,同扫描电子显微镜得到的六角腐蚀坑密度一致,量子阱以下发现大量位错发生90°弯曲,而使穿过量子阱位错密度大大降低.在线位错中,以刃位错居多,其次是混合位错,所观察区域几乎未见螺位错.     

(111)晶向碲锌镉晶片双面腐蚀的对比

通过对材料减薄,并采用红外透射显微镜观察的手段,实现了对A面和B面腐蚀坑的同时观察.结果发现采用标准腐蚀剂在同一晶片的(111)A和(111)B面上形成的腐蚀坑大都不存在对应关系,深度腐蚀的实验也发现,表面腐蚀坑所对应的缺陷只局限于10μm的表层内,这表明大部分腐蚀坑所对应的不是通常认为的穿越位错.进一步分析的结果表明,不同腐蚀剂形成的腐蚀坑所对应的缺陷有可能是不同类型的位错,甚至也可能起源于微沉淀物,通常将碲锌镉材料的腐蚀坑所对应的缺陷简单地归结为材料的位错是缺乏实验依据的.     

InSb(111)A面腐蚀坑成因分析

采用光学显微镜和光学轮廓仪分析了InSb晶片(111)A面经特定腐蚀剂腐蚀后出现的两种特征腐蚀坑,并通过多次腐蚀试验观察了这两种腐蚀坑形貌的演变。从理论上对腐蚀坑形貌的成因进行了分析,结果显示1类特征腐蚀坑的成因是由于晶片固有的位错缺陷,2类特征腐蚀坑可能是由于晶片表面存在一定深度的损伤层引起的。     

道康宁推出电力电子行业碳化硅晶圆分级结构

正密歇根州米德兰市-全球有机硅及宽带隙半导体技术领先企业道康宁公司,近日推出全新碳化硅(SiC)晶体分级结构,为碳化硅晶体创立了行业新标准。新分级结构对相关致命性产品缺陷,如微管位错(MPD)、螺纹螺位错(TSD)、和基面位错(BPD)等,具有更严格的容忍度。这一开创性分级结构旨在优化使用道康宁高品质Prime Grade系列100mm碳化硅晶片设计和制造的新一代电力电子器件的设计自由度、性能和成本。