共查询到20条相似文献,搜索用时 15 毫秒
1.
设计和制造了一种高效高功率的220GHz倍频器,倍频器的有源器件是一只反向串联二极管芯片,它是由四个平面GaAs肖特基二极管通过线性阵列方式集成到一块芯片上。使用ADS和HFSS软件相结合的方法对220GHz倍频器的进行了仿真优化,首先利用HFSS三维电磁仿真准确建立二极管和波导的结构模型,再利用ADS线性和非线性谐波电路仿真来优化倍频电路的性能。在210~230GHz的频带范围内,220GHz倍频器在20mW固定功率输入条件下测试,功率输出大于0.5mw;在100mw固定功率注入时,整个20GHz频带范围内功率输出大于2.1mW,在214GHz处输出峰值功率5mW,效率为5%。反向串联二极管单片上的二极管采用的是并联布局放置方式,这种方式将二极管产生的热量从二极管直接传导到波导腔体的金属导体壁上,利于散热。220GHz倍频器的研制成功,证明了国产平面封装GaAs肖特基二极管的毫米波频段的应用能力,其研制方法对将来更高频率的电路设计具有借鉴意义。 相似文献
2.
介绍了一个基于平面肖特基二极管的220 GHz倍频器。该倍频器工作在室温下,结构简单。为了实现倍频,将一个具有4个反向串联肖特基结的变容二极管安置在石英基片上,直流偏置通过一个石英微带构成的低通滤波器加到二极管上。所有的石英电路基片都用导电胶粘接在波导腔体上,波导腔体是E面剖分的,表面镀金。220 GHz倍频器的测试结果表明,在选择合适的偏置电阻时,该倍频器具有15 mW的输出功率和5%的效率。在213~230 GHz频段,二倍频器的输出功率均在10 mW以上,且带内的功率波动非常小。 相似文献
3.
在分离式二极管的基础上,实现了220 GHz高效率的二倍频器结构。该倍频器的电路在450 μm宽,2.7 mm长的50 μm石英基片上实现。测试结果表明,在室温下当驱动功率在46.4~164 mW时,在214~226 GHz的频段内能够实现大于16%的倍频效率。另外,当驱动功率在161 mW时,倍频器在218 GHz频点能够输出最高功率32 mW,并且在多个频点拥有高于20%的倍频效率。实验证明,所实现的二倍频器能够作为660 GHz倍频链路的驱动前级使用。 相似文献
4.
高频段的太赫兹信号通常是由多个倍频器级联输出的,因此要求倍频链路的前级必须具备高输出功率的能力。为了提升太赫兹倍频器的功率容量和效率,结合高频特性下肖特基二极管有源区电气模型建模方法,采用高热导率的陶瓷基片,利用对称边界条件,在HFSS和ADS中实现对倍频器电路的分析和优化,研制出了高功率110 GHz平衡式倍频器。最终测试结果表明,驱动功率为28 dBm左右时,该倍频器在102~114.2 GHz的工作带宽内的最高输出功率和效率分别为108 mW和17.6%,为链路后续的二倍频和三倍频提供足够的驱动功率。 相似文献
5.
6.
为达到接收机中550 GHz混频器前端本振源的输出功率,对核心器件倍频器进行了研究.采用固态电子器件的方式设计并实现了275 GHz非平衡式三倍频器.通过建立理想倍频器电路模型,分析了肖特基二极管管芯参数对整体倍频器性能的影响,并对电路中等效电容、电感值及输入输出匹配端阻抗和相位进行了优化设计,以提升带外抑制特性和倍频... 相似文献
7.
基于分立式GaAs肖特基势垒二极管,研制出了190~225 GHz高效率二倍频器.50 μm厚石英电路利用倒扣技术,实现二极管的良好散热、可靠的射频信号及直流地.通过数值分析方法,二极管非线性结采用集总端口模拟,提取二极管的嵌入阻抗,以设计阻抗匹配电路.在202 GHz,测得最高倍频效率为9.6%,当输入驱动功率为85.5 mW时,其输出功率为8.25 mW;在190~225 GHz,测得倍频效率典型值为7.5%;该二倍频器工作频带宽、效率响应曲线平坦,性能达到了国外文献报道的水平. 相似文献
8.
基于肖特基势垒二极管三维电磁模型的220GHz三倍频器 总被引:1,自引:0,他引:1
采用阻性肖特基势垒二极管UMS DBES105a设计了一个太赫兹三倍频器.为了提高功率容量和倍频效率,该倍频器采用反向并联二极管对结构实现平衡式倍频.根据S参数测试曲线建立了该二极管的等效电路模型并提取了模型参数.由于在太赫兹频段二极管的封装影响到电路的场分布,将传统的二极管SPICE参数直接应用于太赫兹频段的电路设计存在一定缺陷,因此还建立了二极管的三维电磁模型.基于该模型研制出的220 GHz三倍频器最大输出功率为1.7 mW,最小倍频损耗为17.5 dB,在223.5 GHz~237 GHz输出频率范围内,倍频损耗小于22 dB. 相似文献
9.
太赫兹源的输出功率是限制太赫兹技术远距离应用的重要参数。为了实现高效的太赫兹倍频器,基于高频特性下肖特基二极管的有源区电气模型建模方法,利用指标参数不同的两种肖特基二极管,研制出了两种170 GHz平衡式倍频器。所采用的肖特基二极管有源结区模型完善地考虑了二极管IV特性,载流子饱和速率限制,直流串联电阻以及趋肤效应等特性。通过对两种倍频器仿真结果进行对比,完备地分析了二极管主要指标参数对倍频器性能的影响。最后测试结果显示两种平衡式170 GHz倍频器在155~178 GHz工作带宽内的最高倍频效率分别大于11%和24%,最高输出功率分别大于15 mW和25 mW。从仿真和测试结果表示,采用的肖特基二极管建模方法和平衡式倍频器结构适用于研制高效的太赫兹倍频器。 相似文献
10.
基于Hammer-Head型滤波器结构,以及三维电磁软件所构建的肖特基二极管三维模型及电气模型,分别设计了250 GHz悬置微带线和普通微带线的二次谐波混频器。通过仿真设计与实物测试,对比分析两种结构混频器特性。测试结果表明,悬置微带线混频器在射频输入230~270 GHz范围内时,单边带变频损耗为8.6~12.7 dB,而普通微带线混频器在射频输入220~260 GHz范围内时,单边带变频损耗为8.4~11.4 dB。通过结果对比可见,悬置微带线混频器带宽较大,而普通微带线混频器的变频损耗更为平滑。此外,考虑微组装工艺中的不良因素,对仿真模型进行部分修正,计算结果与测试结果拟合较好。 相似文献
11.
固态倍频器是太赫兹源应用中的关键器件,如何利用非线性器件提高太赫兹倍频器件的效率是设计太赫兹固态电路的关键。本文介绍了利用肖特基二极管非线性特性设计固态太赫兹二倍频器的2种方法,即采用直接阻抗匹配和传输模式匹配设计了2种不同拓扑结构的170 GHz二倍频器,针对设计的结构模型,分别进行三维有限元电磁仿真和非线性谐波平衡仿真。仿真结果表明,在17 dBm输入功率的驱动下,倍频器在160 GHz~180 GHz输出频率范围内,倍频效率在15%左右,输出功率大于7 mW。最后对2种方法设计的倍频器结构进行了简单对比和分析,为今后太赫兹倍频研究和设计提供仿真方法。 相似文献
12.
介绍了一种基于肖特基阻性Z-极管的140GHzZ-倍频器,该倍频器采用矩形波导内嵌石英基片微带电路,通过四肖特基结正向并联结构提高驱动功率承受能力。倍频设计中应用了自建精确二极管三维电磁模型、宽带电磁耦合结构和宽带阻抗匹配结构,以提高仿真结果和实际器件的吻合度。测试结果表明:在频率为65GHz一75GHz,功率为20dBm的驱动信号激励下,二倍频器输出频率为130GHz~150GHz,输出功率为3.3dBm~8.0dBm,倍频损耗为11.7dB~16.3dB。在23dBm-24dBm的最大驱动功率激励下,倍频器最大输出功率达11.2dBm/136GHz,基本达到了成像雷达的应用性能指标。 相似文献
13.
基于GaAs肖特基二极管,设计实现了310~330 GHz的接收机前端.接收机采用330 GHz分谐波混频器作为第一级电路,为降低混频器变频损耗,提高接收机灵敏度,分析讨论了反向并联混频二极管空气桥寄生电感和互感,采用去嵌入阻抗计算方法,提取了二极管的射频、本振和中频端口阻抗,实现了混频器的优化设计,提高了变频损耗仿真精度.接收机的165 GHz本振源由×6×2倍频链实现,其中六倍频采用商用有源器件,二倍频则采用GaAs肖特基二极管实现,其被反向串联安装于悬置线上,实现了偶次平衡式倍频,所设计的倍频链在165 GHz处输出约10 dBm的功率,用以驱动330 GHz接收前端混频器.接收机第二级电路采用中频低噪声放大器,以降低系统总的噪声系数.在310~330 GHz范围内,测得接收机噪声系数小于10.5 dB,在325 GHz处测得最小噪声系数为8.5 dB,系统增益为(31±1)dB. 相似文献
14.
基于GaAs肖特基势垒二极管(SBD)芯片,研制了工作频率为200~220 GHz的二倍频器。采用抑制奇次谐波的平衡式电路拓扑结构以提高转换效率;采用击穿电压为-9 V的GaAs SBD并结合多阳极结结构芯片以提高输出功率;采用低阻微带线以减小波导短路面处的阻抗失配;采用三维电磁场仿真与谐波仿真结合的方法对二倍频器进行仿真。制作了二倍频器样品并对其输出功率、转换效率以及高/低温特性进行测试。测试结果表明该二倍频器在200~220 GHz的转换效率均大于10%,在215 GHz下实现了13.5 mW的输出功率和23.6%的转换效率。该二倍频器具有宽频带、高转换效率以及高/低温工作稳定等特点,可应用于下一代太赫兹通信、雷达等设备。 相似文献
15.
<正> 南京电子器件研究所已研制成3mm GaAs肖特基势垒混频二极管,其使用频率可达100GHz以上。混频管使用频率愈高,要求结电容C_j愈小。本器件C_j设计值为0.007pF(考虑边缘效应)。如此小的结电容必须通过减小势垒结直径来获得,而小的结直径将增加非线性电导固有变频损耗,增大串联电阻。 为降低器件的噪声温度比和变频损耗,提高高频优值,需要获得近乎理想的肖特基势垒,使理想因子n趋近于1,同时最大限度地降低串联电阻Rs,使Rs和C_j的乘积减至最小。因此适当提高GaAs外延层浓度,在满足击穿电压和烧毁的前提下,减薄外延层总厚度,提高外延层浓度的分布陡度以减小串联电阻Rs。 相似文献
16.
17.
在四倍频器设计中首先对二极管进行I-V曲线、C-V曲线、等离子振荡和趋肤效应等进行计算,完成肖特基二极管电路建模;通过谐波和三维电磁仿真工具优化电路中各次谐波最佳阻抗值;通过引入改进紧凑型悬置微带线震荡器(Compact Suspended Microstrip Resonators(CSMRs))滤波器,成功将二次和三次谐波短路,同时减小长宽比,满足装配条件。实验表明,四倍频在334~346 GHz频段内输出功率均大于1 mW,最大输出4 mW,当驱动功率为100 mW时,最高效率可达3%。 相似文献
18.
研制了一种2~20GHz超宽带微波倍频器。该倍频器的核心是四只性能一致的肖特基势垒二极管形成的桥形堆,输入、输出电路则采用了适于宽带匹配的巴伦结构。在要求的频段范围内达到的指标:变频损耗优于15dB,典型值10dB;基波隔离优于25dB,典型值30dB;三次谐波抑制优于29dBc,典型值为35dBc。测试表明,该倍频器具有良好的可靠性和可重复性。 相似文献
19.