基于PXIE总线的高速CCD数字图像采集系统设计

为实现高速电容耦合器件（CCD）数字图像采集传榆,提出一种基于PXIE总线和CameraLink协议的高速图像采集系统设计方案。设计了CameraLink硬件接口电路,实现了视频数据信号的接口设计、控制信号的接12设计、串行通信信号接口设计;同时采用Xilinx公司的Virtex-5LX50T型FPGA作为PXIE传输控制器,并对IP核进行了开发,减少了外围电路设计难度。创新性地运用直接内存访问的工作方式对PXIE传输速度进行优化。实验结果表明,PXIE配置为8通道时,读取数据速率达到1504MB／s,写入速率达到了1490MB／s,可以满足高速CCD数据的传输要求。     

红外Cameralink相机合成信号源设计

光电跟踪设备与控制舱之间图像数据和控制信息的传输对光电设备正常工作是至关重要的。为了在实验室完成对光电跟踪设备的传输系统的模拟调试,设计了图像数据和附加信息的合成信号源。本设计基于CameraLink接口的相机,以Altera公司的FPGA为核心,配合CameraLink接口电路、附加信息的串口转换电路完成硬件设计;FPGA采用两个内部DPRAM配合工作,均使用不同读写时钟,通过控制读写使能和地址变换完成图像数据和附加信息的逻辑设计。结果显示系统在外同步信号控制下,正确完成信息合成,可由图像采集卡正确采集和显示。     

基于EMIF接口的图像处理系统设计

设计一种以DSP为核心,FPGA协助数据采集、传输的图像处理平台。DSP运行复杂图像处理算法,通过EMIF接口和FPGA进行高速数据传输。FPGA对EMIF接口进行扩展,将图像传感器、SDRAM存储器、USB接口等统一到EMIF接口,提高系统的集成度和灵活性,实现DSP与FPGA、外设之间数据准确、高效、可靠的传输。实验表明,该系统满足实时性设计需求,易于扩展和升级,具备较强的通用性。     

基于Zynq的Vita2000图像传感器接口驱动电路设计

随着嵌入式机器视觉技术的发展,对处理速度和数据精度的要求越来越高.因此,选用高性能图像传感器Vita2000和ARM+FPGA为结构的Zynq-7020处理芯片构建机器视觉系统,用以提高系统处理速度和功能灵活性、降低系统功耗.在基于Zynq-7020的可编程逻辑端(FP-GA)构建接口驱动电路,实现LVDS串行转并行等功能.在实际应用中,为满足工业生产的需求,在接口电路中设计触发模块,实现图像传感器外部触发.根据仿真结果以及屏幕显示表明:接口驱动电路设计合理,满足时序要求,能够输出稳定的图像并通过物理按键触发传感器,实现外部触发功能.     

大视场视频图像采集及SDI显示设计

针对Camera Link接口的大视场高速相机的图像实时存储显示及实时跟踪显示的实际需求,设计了一种基于FPGA的大视场视频图像采集及SDI显示系统.采用了Altera公司的FPGA EP2S90F1020为核心处理器件,外接两片SDRAM MT48LC4M32的硬件系统.提出了基于FPGA的图像实时缩放、Bayer格式彩色图像实时转换为SDI显示的方法,实现了将CameraLink接口的大视场彩色视频图像在SDI视频图像上的实时显示.实验结果表明,该设计方法能将Camera Link接口2048×2048、100 Hz的视频图像实时转换为1920×1080、25 Hz,1280×720、25 Hz或720×576、50 Hz三种SDI制式显示.在FPGA环境下,采用该设计方法,整幅图像处理时间为8.7 ms,满足系统的实时性要求,为大视场视频图像在嵌入式系统的实时显示提供了一种有效的实现方法.     

基于FPGA的低照度图像采集与处理系统研究

针对低照度图像亮度低、噪声高和边缘模糊等问题,基于Xilinx公司的Artix-7系列FPGA芯片,通过驱动微光性能良好的XQE-1310图像传感器,对探测器采集的视频信号进行滤波和边缘检测,完成了低照度图像的采集和处理等一系列操作,最后将处理过的视频信号通过CameraLink视频格式实时显示,设计了一套微光夜视系统。实验结果表明,该系统的最低工作照度可达10－2 lx量级,滤波算法在保持图像边缘信息的同时有效滤除了图像中的椒盐噪声,自适应边缘检测算法可以根据照度水平实时调整阈值,凸显了低照度环境下物体的轮廓信息。系统充分利用了FPGA（Field Programmable Gate Array）速度快、效率高的优势,最后的成像结果清晰稳定,便于人眼观察。     

基于FPGA的数字相机自动曝光技术研究

针对传统的自动曝光算法不能满足特殊光照条件的场合,在研究数字相机的工作原理及特点的基础上,实现一种以现场可编程逻辑器件(FPGA)为控制核心的数字相机自动曝光系统,提出了基于图像熵的一种新的自动曝光算法.工作在外触发下的数字相机通过CameraLink接口作为图像数据的输入,利用FPGA的高速并行性完成了数字图像数据的采集、数据流的缓存控制,并且综合分析了基于图像熵的图像分区自动曝光算法的原理和过程,给出了该算法具体的实现方法,最后将得出的曝光参数输出给相机以达到合适的曝光.经实验验证:该算法的曝光效果不但适用于普通光照,而且在特殊光照条件下同样能很好的曝光,不受光照条件的影响,提高了相机系统输出图像的动态范围.     

基于FPGA的相机特殊时序调整系统设计

针对某型特殊时序的红外相机图像需要通过CameraLink图像采集卡进行采集并显示的工程需要,设计了基于FPGA的特殊时序调整及接口适配板卡。采用SignaTap测量红外相机的具体时序,在此基础上根据图像采集卡可以识别的时序对相机输出信号的时序进行调整。采用FPGA内部集成的FIFO模块实现像素时钟的改变和图像数据的存取。采用Verilog语音编程实现有效信号的提取和无效信号的屏蔽以及行、场同步信号的调整等,将特殊时序的相机信号调整为通用CameraLink图像采集卡可以识别的信号时序。试验结果证明,经过处理的图像信号可以由CameraLink采集卡正确采集并显示,显示图像正确、稳定。     

基于面阵CMOS图像传感器的2×2拼接系统视频电路设计

论述了以2K×2K面阵CMOS图像传感器LUPA4000为基础的2×2光学拼接系统视频电路的方案设计及具体软硬件设计.每块传感器具有独立焦平面电路和信号处理电路,系统采用编码与控制电路实现4块传感器同时曝光成像和积分时间同步设置,编码与控制电路将4块传感器的图像数据编码后通过一路Camera Link接口输出.实验成像结果表明,电路运行可靠,操作灵活,可扩展性强,能够得到很好的拼接图像.     

基于嵌入式的红外电力监控系统的设计

以ARM微处理器和现场可编程门阵列(FPGA)芯片为核心,设计了基于Linux系统下的红外电力监控系统。以FPGA的存储电路和与ARM处理器的接口电路,为红外图像搭建数据通道。以ARM-Linux操作系统下的QT来开发电力监控的软件系统,实现红外图像的采集、处理以及温度监控等功能。该系统充分利用了ARM微处理器的控制能力和FPGA的高速并行运算能力,大大减少了系统的外围接口器件,有效地降低了系统的成本。     

基于FPGA的工业数字摄像机系统的设计

针对传统工业数字摄像机的灵活性差、实时性差等缺点,设计了一种基于FPGA的工业数字摄像机系统。将工业数字摄像机与FPGA结合起来,利用FPGA通过I2 C总线接口控制器控制图像传感器采集图像数据,然后将Bayer格式图像转化为RGB格式图像,通过调用Altera IP核DDRII SDRAM controller with ALTMEMPHY和FIFO存储器设计了DDR2SDRAM的接口,将图像数据缓存到DDR2存储器中,最后通过SPI总线接口在液晶屏上显示图像,可达到53帧/s图像的速度。系统代码共需约5 000个逻辑单元,3 704个寄存器,117个引脚。将设计代码下载到系统芯片中后,系统可以清晰显示所拍到的画面。设计结果表明,基于FPGA的工业数字摄像机设计灵活,易于移植,可实现高速图像采集和传输。     

星敏感器地基评测系统的设计研究

为了能够方便、准确地评价星敏感器的成像质量,设计了一款专门用于评价成像质量的图像采集系统。该系统基于PCI总线接口,以FPGA作为核心控制逻辑,用双SRAM的双缓存结构实现了图像数据的大量传输。在软件上采用多线程方法实现了图像的显示和存储,并加入了图像评价模块,从而精确检测出了星敏感器的工作性能。多次严格试验表明,该系统工作稳定、可靠,其采集的图像数据不失真。当系统运行在16位的情况下,其峰值图像传输速率可达到40 Mbps。     

基于FPGA的多通道面阵CCD成像系统设计

以Sarnoff公司的CCD图像传感器VCCD1024H作为敏感元件,设计了一种基于FPGA的多通道面阵CCD成像系统,介绍了CCD工作原理、成像系统总体结构、各部分硬件电路、工作模式及FPGA时序逻辑设计,讨论了成像时序和数据整合。通过仿真验证FPGA逻辑满足成像及数据传输要求,为后续应用奠定了基础。     

高速多通道CCD图像数据处理与传输系统设计

针对航天光学遥感成像系统输出通道多、输出速率高的特点,提出一种高速、多通道CCD图像数据并行处理与传输系统的设计方案.该方案以FPGA为数据处理和控制核心,采用基于FPGA区域并行处理的数据处理方法,运用FPGA内部块RAM构建高速多通道CCD图像的缓冲区,在存取控制上采取区域缓存和时分复用的策略完成对高速多通道CCD...     

基于FPGA的高速数据采集系统设计

针对实际中日益明显的单片机的较慢处理速度与越来越高速的数模转换器速率不能匹配的问题,本文分析了FPGA作为控制单元的特点,在此基础上设计了一个由FPGA控制的数据采集系统。提出了系统整体设计方案,自行设计了FPGA与A/D和MCU的硬件接口电路,并对如何应用FPGA实现数据采集系统的数据采集和数据缓存的逻辑控制,给出了详细的说明。对直流信号、交流信号进行了实际采集,实验数据证明,采用这种方法可以较好满足数据采集系统的实时性、同步性的要求,也增加了系统应用的灵活性。     

基于FPGA和MV—D1024E相机的图像采集系统

分析了MV—D1024E系列高帧频CMOS相机的工作时序和参数,阐述了CAMERA—LINK接口协议,并对高速数据流的存储与处理机制进行分析,利用FPGA实现了相机的数据接口和控制,并设计灵活的USB接口,利用PC机作为参数输入和显示界面,完成一个从图像采集到存储、显示的高帧频图像采集系统的设计。该系统可靠性好、集成度高、功耗低,且满足不依赖于PC机的图像采集系统的应用要求。     

基于AM41V4传感器的高清高速CMOS相机系统设计

为满足国防、科研及工业中快速变化场景拍摄时,更高帧频、更大分辨率的要求,研发了一款高清高速相机。该文介绍了高分辨率高帧频CMOS图像传感器芯片AM41V4的功能与特点,并基于该芯片设计了一套高分辨率高帧频的相机系统,该系统使用FPGA作为整个系统的时序控制核心,以DDR动态存储器作为成像暂存器,可以依据试验场合的具体拍摄要求实现灵活多变的工作模式。相机系统在图像分辨率为1 920×1 080时帧频可达1 000fps,并具有实时监视功能。该系统具有拍摄速度快、成像清晰、高性能、灵活性好等优点,适用于高速运动目标的快速捕获与拍摄记录。     

一种高速数据存储系统的优化设计

针对记录器高速存储的需要,对基于FPGA和NANDFLASH的高速数据存储系统进行了优化设计。该设计通过采用交替双平面的编程方式,对存储器的存储速率进行了优化,使存储速率达到单片Flash最高存储速率的两倍,即60MB/s; 采用双绞线和电缆延展芯片组,对传输质量进行优化;采用边擦除边写入的方式对存储逻辑进行了优化。在器件选择方面,采用LVDS构成接口电路,FPGA控制逻辑电路。该优化设计的可行性和可靠性已通过工程实践验证。     

基于全可编程SOC的高速红外成像系统设计研究

针对传统嵌入式系统难以处理和显示高速大数据量的红外图像的问题,介绍了基于Xilinx公司集成了双核ARM和FPGA的全可编程Zynq SOC的高速红外成像系统,其FPGA实现探测器图像采集、非均匀校正、VDMA视频流传输等功能,ARM处理器运行Linux系统,完成通过USB WiFi或千兆以太网的网络视频传输。实验结果显示该系统能够实现高速率、高分辨率的红外成像,功耗低,结构简单,通用性强。