基于模拟退火遗传算法的三值FPRM电路功耗优化

在三值FPRM(Fixed-Polarity Reed-Muller)逻辑函数中,n变量函数有3ⁿ个固定极性.针对不同极性下FPRM电路功耗不同的特点,研究了三值FPRM逻辑表达式,提出一种基于模拟退火遗传算法的三值FPRM电路功耗优化方法.首先,根据三值逻辑函数表达式和开关信号传递理论,建立三值FPRM电路功耗估计模型;再利用模拟退火遗传算法对三值FPRM电路进行功耗最佳极性搜索,得到了功耗最低的FPRM电路;最后对13个MCNC Benchmark电路进行仿真.结果表明:与0极性相比,搜索到的最佳极性功耗平均节省了73.98%.     

三值FPRM电路极性间转换算法及其在面积优化中的应用

通过对三值FPRM(Fixed-polarity Reed-Muller)展开式和四值列表技术的研究,提出了一种三值FPRM电路极性间转换算法,并将其应用于电路面积优化.首先根据四值RM(Reed Muller)逻辑多项式系数的计算方法,推导出三值FPRM展开式极性间系数转换算法;然后利用该算法,结合三值模代数特点以及电路面积估计模型,沿非循环格雷码极性遍历路径进行三值FPRM电路面积最佳极性搜索,得到面积最优的FPRM电路.最后对8个MCNC基准电路进行测试,结果表明：与0极性Reed-Muller电路相比,三值FPRM电路的面积平均减少56.2%.     

基于近似逻辑的不完全指定FPRM函数的功耗优化

基于精确逻辑的逻辑综合和优化方法已有广泛的研究. 但有时并非需要精确逻辑, 从而可利用这种特性进行关键指标的综合和优化. 本文提出了基于近似逻辑的不完全指定固定极性Reed-Muller (Incompletely Specified Fixed Polarity RM, ISFPRM)逻辑函数的逻辑优化方法. 首先建立基于二级逻辑的功耗估算模型和近似电路的设计效能评估模型, 然后提出基于近似逻辑的ISFPRM函数的优化算法, 并用遗传算法加以实现. 所提算法应用于MCNC标准电路进行测试, 结果表明在一定的面积约束下, 电路每增加1%的误差率获得12%~18%的功耗优化     

基于矩形覆盖的FPRM电路多级面积优化

Reed-Muller(RM)逻辑因其优越的性能而广泛应用于数字电路,本文提出一种固定极性RM(FixedPolarityRM,FPRM)逻辑函数的多级优化方法.首先将电路表示成XOR/AND形式的FPRM逻辑函数,再计算函数的kernels和co-kernels,并由其生成矩阵,然后从矩阵中搜索尽可能多的矩形覆盖,利用矩阵分块和贪心策略逐步提取公共变量,最后生成多级逻辑表达式.MCNC Benchmarks测试后的结果表明,本方法得到的表达式比原RM逻辑表达式减少66%的文字(literals)数目,比onset表方法的优化结果减少19%.     

包含无关项的MPRM展开式最小化算法

通过对包含无关项布尔逻辑函数SOP(Sum-of-Products)展开式和MPRM(Mixed Polarity Reed-Muller)展开式的研究,结合基于系数矩阵的FPRM(Fixed Polarity Reed-Muller)展开式极性转换算法,提出了一种包含无关项逻辑函数MPRM展开式最小化算法.首先将包含无关项逻辑函数SOP展开式转换为MPRM展开式,并用系数矩阵的形式表示;然后删除函数中的冗余变量,归纳出一种包含无关项MPRM展开式最小化算法,得到与项数较少的MPRM展开式;最后随机选取15个MCNC基准电路进行测试,结果表明该算法能有效地优化电路面积.     

基于DNSGA-Ⅱ算法的三值FPRM电路面积与功耗优化

针对三值FPRM电路面积与功耗综合优化问题,提出一种基于差分非支配排序遗传算法(Differential Non-dominated Sort Genetic Algorithm Ⅱ,DNSGA-Ⅱ)的最佳极性搜索方案.首先在DNSGA-Ⅱ算法中,随机抽取种群个体进行高斯变异而产生变异群体.从Pareto非劣解集和变异群体中抽取父代进行二项式交叉产生子代群体,从而维持算法的多样性.然后,结合DNSGA-Ⅱ算法与三值FPRM电路极性转换技术和低功耗技术,搜索电路面积与功耗的最佳极性.最后对MCNC Benchmark电路进行测试,与GA和NSGA-Ⅱ算法搜索到的结果相比,DNSGA-Ⅱ算法获取的最佳极性电路功耗平均减小19.53%和15.08%,面积平均节省9.01%和6.05%.     

基于SMPSO算法的三值FPRM电路延时优化

n输入变量的三值FPRM电路存在3n个不同极性及其对应的函数展开式. 通过对三值列表转换技术以及三值FPRM逻辑表达式的研究, 并结合自适应变异粒子群算法提出一种三值FPRM电路延时优化解决方案. 首先根据三值FPRM逻辑表达式的特征建立延时估计模型; 然后结合三值列表转换技术和SMPSO算法, 对三值FPRM电路延时进行优化; 最后采用PLA格式的MCNC Benchmark电路进行算法测试. 结果表明: SMPSO算法相比于穷尽算法的优化效果更佳, 电路的延时和面积平均节省11.6%和18.6%.     

基于不相交锐积运算的逻辑函数错误率计算

提出了一种通过比较逻辑覆盖差异的函数错误率计算方法, 该方法主要包括逻辑覆盖不相交锐积运算和双锐积运算, 分别用于实现2个逻辑覆盖之间不相交操作和公共部分删除操作, 进而实现TB逻辑函数之间或RM逻辑函数之间覆盖差异的提取. 通过对所提取覆盖包含的最小项数量统计, 实现函数错误率的计算. 所提出的方法用C语言实现, 并用MCNC测试电路进行测试. 实验结果表明, 该算法可以实现TB函数和RM函数的错误率计算, 且具有运算速度快, 适合处理大逻辑函数的特点.     

Reed-Muller逻辑电路的功耗估算技术

提出了一种Reed-Muller(RM)逻辑电路的功耗估算方法.将多输入AND/XOR门分解成由2输入AND/XOR门构成的树,采用信号的跳变密度和信号概率来计算内部节点信号的开关活动率,从而实现电路的功耗估算.实验结果表明:该方法得到的估算结果与电路实际功耗二者之间具有良好的线性关系.     

包含无关项的MPRM展开式最小化算法

通过对包含无关项布尔逻辑函数SOP（Sum—of-Products）展开式和MPRM（MixedPolarityReed—Muller）展开式的研究,结合基于系数矩阵的FPRM（FixedPolarityReed—Muller）展开式极性转换算法,提出了一种包含无关项逻辑函数MPRM展开式最小化算法．首先将包含无关项逻辑函数SOP展开式转换为MPRM展开式,并用系数矩阵的形式表示;然后删除函数中的冗余变量,归纳出一种包含无关项MPRM展开式最小化算法,得到与项数较少的MPRM展开式;最后随机选取15个MCNC基准电路进行测试,结果表明该算法能有效地优化电路面积．     

基于BP神经网络的CMOS电路平均功耗宏模型

提出了一种基于神经网络的功耗宏模型，该模型提取CMOS（互补金属氧化物半导体）集成电路原始输入／输出流的统计特征，采用反向传播BP神经网络对电路的平均功耗建模．与传统的基于查找表和经验方程的宏模型相比，该模型占用内存少，不需要根据不同的电路预先假定拟合函数的形式．基于ISCAS-85电路集的实验结果表明：功耗估计的平均相对误差小于10％，均方根误差可基本控制在5％以下.     

基于library-free映射的电路面积快速优化算法

针对library-free映射过程中常用的动态规划算法在求解大电路时覆盖时间过长的问题,提出了一种将动态规划与遗传算法相结合的混合优化算法,用于平衡求解速度和求解质量,并利用“与/或/非”图和逻辑努力实现基于MOS晶体管的电路的面积估算.MCNC电路的测试结果显示,相较于动态规划,混合算法求得的最优解在面积平均增加不到1%的情况下,求解时间可节省35%以上.     

基于AIG的多级逻辑电路延迟近似优化

在对多级逻辑电路延迟进行优化中,提出了一种针对关键路径中节点输出的近似替换方法,用于实现延迟优化.提出的算法先建立待优化电路的关键路径集合,然后通过选取每一条关键路径中错误率影响最小的节点构成待优化节点集,再结合提出的节点输出近似替换技术,在错误率约束下实现节点删除和关键路径压缩,进而达到多级逻辑电路延迟优化.提出的算法用C++和ABC工具内置命令编程实现,使用ISCAS85以及LGSynth91电路进行测试.实验结果显示,与已提出的常量替换方法相比,面积和延迟优化效果分别提升22.96%和31.49%.同时相较于最新提出的针对延迟优化的算法,在延迟优化效果相近的情况下,算法运行时间上有61.88%的提升.     

基于门控技术的低功耗串行比较器

通过对低位先比串行数值比较器和高位先比串行数值比较器的设计及分析，证明了应用门控时钟技术设计的时序电路具有明显的低功耗特性，PSPICE模拟结果证明了基于门控技术设计的电路能有效地降低电路的功耗，并保持正确的逻辑功能。