基于边界扫描技术的测试系统设计

随着超大规模集成电路(VLSI)、表面安装器件(SMD)、多层印制电路板(MPCB)等技术的发展,电路板的常规测试方式面临挑战。介绍了边界扫描技术及边界扫描测试的基本原理,提出了一种基于边界扫描技术的测试系统方案及其实现,并着重介绍了JTAG总线控制器的设计。     

用内建自测试(BIST)方法测试IP核

近几年基于预定制模块IP(Intellectua lProperty)核的SoC(片上系统)技术得到快速发展，各种功能的IP核可以集成在一块芯片上．从而使得SoC的测试、IP核的验证以及IP核相关性的测试变得非常困难，传统的测试和验证方法难以胜任。本文通过曼彻斯特编码译码器IP核的设计、测试，介绍了广泛应用于IP核测试的方法一内建自测试fBuilt—In SeIf Test)方法，强调了面向IP测试的IP核设计有关方法。     

基于多扫描链的内建自测试技术中的测试向量生成

针对基于多扫描链的内建自测试技术,提出了一种测试向量生存方法。该方法用一个线性反馈移位寄存器（LFSR）作为伪随机测试向量生成器,同时给所有扫描链输入测试向量,并通过构造具有最小相关度的多扫描链克服扫描链间的相关性对故障覆盖率的影响。此外该方法经过模拟确定难测故障集,并针对这外难测故障集利用ATPG生成最小确定性测试向量集。最后丙依据得到的最小测试向量集来设计位改变逻辑电路,利用们改变逻辑电路控制改变扫描链上特定的值来实现对难测故障的检测,从而实现被测电路和故障完全检测。     

ARM微处理器体系结构及其嵌入式SOC

嵌入式微处理器是体系结构研究领域的一个热点，文章从微处理器设计者的角度出发，对在嵌入式系统当中应用广泛的32位ARM微处理器系列的体系结构作了研究和探讨，简要介绍了3种当前市场上流行的、典型的基于ARM的SOC芯片。     

应用于逻辑核的BIST关键技术研究

随着集成电路工艺进入深亚微米阶段后,电路复杂度的不断提高,特别是片上系统的不断发展,主要包括验证测试和制造测试的芯片测试,正在面临着巨大的挑战,传统的使用自动测试设备的测试方法越来越不能满足测试需要。各种用于提高芯片可测试性的可测性设计方法被提出,其中逻辑内建自测试方法已经被证明为大规模集成电路（VLS1）和SOC测试的一项有效的可测试性设计方法。文章首先对Logic BIST的基本原理结构进行介绍,然后对其在实践应用中的一些难点问题进行详细分析,最后给出针对一款高性能通用处理器实验的结果。     

带ARM核的嵌入式微处理器技术特点分析与应用研究

ARM嵌入式微处理器是目前嵌入式应用的一个热点,通过对ARM的工作模式、调试技术等几个方面的深入探讨,分析ARM在嵌入式领域的优势.给出了ARM处理器的选择方法,并提出了在应用中需要注意的问题.     

数字信号处理器芯片核NDSP25的可测试性设计

介绍了可测试性设计的一般方法,着重讨论了NDSP25数字信号处理器芯片核的可测试性设计策略,以及可测试性设计的实现,并对可测试性设计的结果进行了统计和分析。     

OOP对软件可测试性的影响的研究

分析了面向对象软件测试的特点,重点讨论了类的不变式、前置条件和后置条件对测试的影响。提出了软件内建自测试的解决方案,并举例说明了观察型测试点的插装过程。     

基于CTL的SOC IP核的测试技术

本文介绍了一种针对SOC测试设计中嵌入式芯核的核测试语言(CTL)。该语言描述了如何将可测试性设计置入具有知识产权(Intellectual Property,简称IP)芯核和SOC中,从而加速测试生成和复用。CTL语言标准虽然还未被IEEE正式通过,但已经在EDA厂商、ATE厂商和IP芯核提供者之间悄然兴起并被积极采用,一系列基于CTL的产品也相继被研制 制出来。本文通过对CTL的分析与研究,较为详细地说明了CTL引入的重要性及其特性,并为SOCIP芯核提供CTL语言测试设计实例。     

嵌入式微处理器的可测性设计技术研究

文章介绍了一个嵌入式微处理器的可测性设计技术。根据嵌入式微处理器各个组成部件逻辑功能的特点,分别采用了内置自测试(BIST)、部分扫描(PartialScan)、边界扫描(BoundaryScan)等方法完成各个部件的可测性设计,并将符合IEEE1149.1的TAP控制器作为整个微处理器的测试控制器,达到了较优的可测性设计结果。     

基于微处理器的可测性设计

由于微处理器结构复杂，测试困难，作者在微处理器设计中插入内建自测试（BIST）电路，对指令译码部件的可编程逻辑阵列（PLA）电路和执行部件的控制只读存储器（CROM）电路进行测试。模拟结果表明，微处理器可分别在测试模式与正常工作模式下运行。在测试模式下，微处理器芯片中近40％的晶体管可用自检办法解法。     

Microblaze微处理器IP Core的结构及应用

本文概要介绍了基于RISC指令集的Microblaze微处理器IP core体系结构的主要特性和支持的标准外设，简述了MicroBlaze嵌入式系统开发环境的功能及使用，主要介绍了和PC机串口通讯为应用背景的一种Microblaze嵌入式系统的设计实现，给出了系统实现的硬件资源平台以及部分代码，并对系统性能加以分析。     

基于扫描森林的BIST策略

在本文中,我们提出了一种改进的扫描森林结构并将其运用到基于扫描的自测试中,目的是在保证故障覆盖率的同时,将电路的扫描测试代价降低到非扫描可测试性设计的水平。为了构造这种适合于自测试(以下简称BIST)的改进的扫描森林结构,我们使用了三项技术：一种扫描触发器平衡分组策略、一种新的扫描树结构和一种新的扫描输入信号号处理办法。大量的实验结果表明,该方法与传统的基于扫描自测试方法相比,能获得更高的故障覆盖率。同时,改进的扫描森林结构相比于原始的扫描森林结构,能大幅度 减少集成电路芯片的面积开销。     

微处理器浮点运算功能的测试方法研究

该文给出了一种微处理器浮点运算功能的测试方法,该方法的测试工作量少、测试时间短,而同时又具有较高的测试覆盖率。工程实践表明,该方法确实是一种可行的、有效的功能测试方法。     

64位微处理器的现状与发展

本文介绍了目前世界上主要的64位微处理器的历史、现状及未来的发展方向,并介绍了各制造商的技术水平和产品的主要性能.     

PicoJava-I微处理器的体系结构

本文简单介绍 Java虚拟机及 Java语言的执行方式 ,并在此基础上介绍Sun公司的 Java微处理器系列成员之一的 Pico Java-I微处理器的体系结构 ,包括Pico Java-I的结构特征、内部单元结构等     

LS-DSP微处理器的逻辑仿真方法

本文以航天图像微处理器LS-DSP的设计研究为背景，主要介绍了LS-DSP的逻辑仿真方法，该方法有效的提高了LS-DSP微处理器的逻辑仿真效率．并且该方法可以方便地应用到开发其他微处理器的逻辑仿真中。     

适于微处理器的无ROM快速开方算法

介绍了一种直接进行开方运算的算法,该算法抛弃了传统的十进制开方方法,既不需要查开方表,也不需要多次迭代运算,而是运用二进制的特点直接进行移位和单步除法运算,具有简单、快捷、运算精度高的优点,误差小于万分之一,运用此算法微处理器可在不增加硬件的基础上具有开方运算功能,解决了单片机之类低位元机应用的一大难题。