数字助听器发展现状及其算法综述

首先简要介绍了数字助听器的发展现状,然后分析和比较了数字助听器信号处理算法中的三类比较重要的算法,多通道频响补偿、噪声抑制和反馈消除,最后展望了数字助听器发展趋势。     

DSP数字助听器关键技术

本文在对DSP数字助听器展开分析基础上,对助听器应用的响度补偿、噪声处理、回声抑制等关键技术进行了探讨,以便了解助听器功能实现方法,为关注这一话题的人们提供参考。     

VLSI低功耗技术研究

功耗已成为超大规模集成电路所面临的最大技术挑战之一.这就需要在不断满足设计要求的同时,不断提出新的方法来降低功耗.文章首先概述了VLSI的功耗问题,进而提出了VLSI功耗的来源,最后提出了降低CMOS集成电路功耗的技术与方法.     

一种基于声压级分段的数字助听器响度补偿方法研究

响度补偿技术是数字助听器的核心技术之一,目前大多数响度补偿算法均是笼统地通过低、中、高三段输入声压级来进行补偿增益值的计算的,这通常并不符合听力损失患者的实际需要。为此,本文针对传统三段补偿算法补偿效果的不足,提出了一种基于声压级分段的非等宽多通道响度补偿算法。实验仿真结果显示,该算法比传统的三段补偿算法更好的补偿了患者所需的听力损失,显著提升了患者的言语辨识率,且很好的消除了助听器内部噪声对患者正常使用造成的影响。     

面向低功耗BIST 的VLSI 可测性设计技术

随着手持设备的兴起和芯片对晶片测试越来越高的要求，内建自测试的功耗问题引起了越来越多人的关注，本文对目前内建自测试的可测性设计技术进行了分析并对低功耗的VLSI可测性设计技术的可行性和不足分别进行了探讨。在文章的最后简单介绍了笔者最近提出的一种低功耗的BIST结构。     

VLSI电路低功耗设计研究进展

介绍了低功耗设计最新的研究进展,从低功耗设计流程、功耗估计方法、功耗优化方法、功耗优化工具软件、低功耗测试等几个方面,对低功耗的研究进行了系统和科学的阐述,可为相关研究设计人员提供有益的参考.     

用于助听器SoC的低功耗可变增益放大器

提出一种用于助听器SoC的低功耗可变增益放大器电路,主要包括带隙基准源、低压差线性稳压器、片内共模电压产生电路、电阻阵列以及跨导运算放大器。该电路采用SMIC 0.13 μm 1P8M CMOS工艺实现,测试结果表明,在电源电压为1 V,输入信号为2.1 kHz,输出信号峰峰值为200 mV时,可变增益放大器动态范围(DR)为70 dB,总谐波失真(THD)为63 dB,整体功耗为124 μW,满足助听器SoC低功耗、高精度的应用需求。     

多通道高速数字收发设计

雷达系统小型化的发展趋势要求收发分系统不断提高集成度以减小设备体积。文中介绍了一种多通道高速数字收发模块的设计方法,在一个模块上同时实现16通道射频波形产生和16通道中频采集功能。波形产生基于数字直接合成方式,工作频率1.6 GHz,可直接输出射频波形,波形控制参数可通过光纤接口调节。中频采样使用多通道模数转换器芯片实现,阻抗匹配电路保证了模数转换的性能。测试表明:模块性能指标满足系统使用需求,且已成功应用于某雷达系统中。     

高性能低功耗脉冲触发器设计

提出一种基于数据前瞻技术的高性能低功耗显式静态脉冲触发器(数据流触发器SJLFF).SJLFF通过减少电路内部多余跳变的次数来减少功耗损失.SJLFF不仅能减少电路内部的跳变次数而且还能通过自身改进的静态结构保持快速D到Q的延时.通过与另外一种进行了低功耗设计的触发器(CDFF)比较,在数据跳变频率为49%的情况下,SJLFF能减少25%的PDP值.     

基于维纳滤波的数字助听器语音增强算法

本文研究了基于先验信噪比估计的维纳滤波增强算法。针对基于先验信噪比估计的维纳滤波法未能有效提高语音可懂度的缺点进行了研究与改进：首先,引入了以MMSE为准则的两步先验信噪比估计取代原“直接判决”法;其次,针对信噪比为负的区域,增益函数的过高估计会严重降低语音可懂度的问题对增益函数进行了改进,放大了负信噪比区域的噪声谱,从而降低增益函数被过高估计的可能性。实验结果表明,改进的方法能够有效的提高语音可懂度。     

一种基于共振峰提取的多通道响度补偿算法

共振峰是语音信号的一个重要特征,对提高耳聋患者的语言识别率具有重要意义。然而,目前数字助听器领域常用的响度补偿算法（多通道响度补偿和宽动态压缩）均对共振峰结构具有一定的破坏性,对患者听懂语音十分不利。本文结合共振峰检测,提出一种基于共振峰提取的多通道响度补偿算法,在原有多通道响度补偿的基础上,通过对滤波器组的重新设计并加入共振峰提取模块对共振峰予以保护。仿真结果证明,该算法对4类常见患耳均能达到满意的补偿效果,同时,与多通道响度补偿和宽动态压缩两种方法比较,该算法在保护共振峰结构完整性方面性能更优。      

应用于助听器的带限NLMS反馈抑制算法及硬件实现

文中提出了一种应用于数字助听器的基于前置高通滤波的带限NLMS(Band-limited Normalized Least-Mean-Square)自适应反馈抑制算法.与传统NLMS算法相比,该算法通过前置滤波器滤除输入信号中不可能产生自激振荡的频率部分,提高了算法性能.仿真结果表明,在降低系统失准系数(WEVN),提高收敛稳定性和提升反馈信号抑制比(SFR)等方面都有显著改善.此外,文中给出了该算法的硬件实现架构.在系统1MHz工作频率条件下,该模块后仿功耗仅为127μW.     

一种用于1V助听器的低功耗增益控制系统

文中提出了一种用于助听器的低功耗增益控制系统.与传统增益控制系统相比,利用两个MRC电路模块同时实现了自动增益控制和指数增益控制功能,有效地降低了系统功耗.同时为了解决传统设计方法在声音压缩工作状态下功耗增加的问题,提出了一种高效增益控制电路,实现了系统从非压缩状态转到压缩状态时,系统功耗的显著降低.该系统在特许半导体公司0.13μm标准CMOS工艺下流片实现,芯片在1V电源电压下的测试结果表明,芯片的功耗控制在45μW以内,且在600mVp-p输出摆幅下的总谐波失真仅为0.3%.     

麦克风阵数字助听器实验平台研究与设计

随着现代数字信号处理技术的发展,数字助听器已经基本成为助听器的主流.在综合考虑助听器实时性及功耗,大小等诸多要求后,提出利用麦克风阵列改善助听器听觉效果,设计了基于麦克风阵列的数字助听器系统开发平台.平台以DSP芯片TMS320C6747为核心CPU,TLV320A1C32为音频AD采样芯片.在该平台上,对声源定位算法...     

车载雷达多通道一体化数字接收机设计

数字接收机是数字阵雷达系统的核心模块之一,其性能指标影响整部雷达的目标探测性能。文中介绍一种运用于高机动车载雷达平台的多通道一体化数字接收机,其采用一种全新的小型化、模块化、高度集成化的设计方案。一体化接收机采用收发全数字集成化设计,收发信号形式和波形设计非常灵活;对外接口简单,体积小、质量轻、集成度高,电磁兼容性好,并具备在强振动冲击条件下持续工作的能力。     

数字流水Viterbi译码器的VLSI设计

本文介绍了高速数字流水Ｖｉｔｅｒｂｉ译码器的ＶＬＳＩ设计。在符号４值系统的基础上，给出Ｖｉｔｅｒｂｉ算法的新的功能分解公式，并介绍了用于译码器实现的两个重要的快速运算部件ＡＤＤ和ＭＡＸ的原理及其现场可编程（序）门阵列（ＦＰＧＡ）实现。文中详细讨论了译码器的ＶＬＳＩ结构、设计和性能分析。本文给出的Ｖｉｔｅｒｂｉ译码器可塑性强，并具有高度的并行性和很高的数据吞吐率。     

基于人耳听觉特性的助听器响度补偿策略

设计面向老年性听力损伤患者的数字式助听器,对语音信号进行响度补偿时需要同时兼顾频率与声强级。针对人耳听觉的这一特性,归纳提出了动态压缩响度补偿策略。同时分别从对患耳敏感的低频域和高频域语音两个层面深入进行Matlab仿真验证。结果表明,此研究对于保证数字式助听器中响度补偿效果的合理性以及完整性具有重要意义。     

基于多通道技术的数字收发单元设计

数字阵雷达具有通道数量多、设备量大的特点,其数字收发单元的小型化、可编程等优点,对降低系统复杂度、提高可靠性和降低成本起着关键的作用。随着数模混合集成电路的飞速发展,AD采样率和直接数字频率合成(DDS)输出频率均不断提高,数模信号的转换越来越靠近天线,意味着数字阵雷达将会实现真正意义上的全数字化。文中基于多通道模数转换、DDS和多通道同步技术,通过集成、高效的设计方案,完成数字收发单元的原理分析和电路集约化设计,对设计中的要点、难点及主要参数进行了简要阐述。     

多通道数字式干涉仪测向接收机相位校准系统设计

在多通道数字式干涉仪测向接收机中,相位测量误差是影响测向精度的关键因素。分析了影响数字干涉仪测向接收机相位测量精度的因素,提出了针对数字干涉仪测向接收机多通道相位进行校正的方法,并设计实现了自动相位校准系统,解决了各通道之间相位一致性问题,保证了测向精度。