一种高共模抑制比轨到轨全差分运算放大器

针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC) 0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz^1/2@100 kHz。     

一种适用于D类音频功放的全差分运算放大器

介绍了一种应用于超低EMI无滤波D类音频功放的全差分运算放大器结构,可构成积分器,起滤除高次谐波的作用。该运算放大器采用两级结构来获得高增益,第一级为折叠共源共栅,偏置电路采用反馈结构,给整个运算放大器提供偏置电流,从而提高电路的电源抑制比;采用伪AB类输出级提高运放的瞬态响应,稳定运放输出。仿真结果表明,该电路具有良好的性能:增益为113dB,相位裕度为67°;单位增益带宽为1.9MHz,共模抑制比为160dB,电源抑制比为82.7dB;共模反馈环路增益为120dB,相位裕度为62°。     

全差分运放中共模反馈电路的一种新接法

提出一种新的连接方法,利用一个简单的差分对,通过与差分信号共用信号通路,实现共模反馈电路,比传统方法节省了晶体管.并给出使用了这个共模反馈电路的一个高速、高增益、二级全差分运算放大器的设计实例.给出了理论分析和HSPICE的模拟结果.其共模回路的开环增益72dB,单位增益带宽34MHz,相位裕度是70°,增益裕度12dB.     

一种带共模反馈电路的套筒式全差分运算放大器

基于Chartered 0.35 μm工艺,设计了一种带共模反馈电路的套筒式全差分运算放大器.该电路主要由套筒式结构的主运放、偏置电路和共模反馈电路组成.仿真结果表明,设计的电路开环增益为79.4 dB,单位增益带宽为179 MHz,相位裕度为75.5°(负载Cload= 3 PF),功耗为2.31 mW.提出了一种全...     

一种用于红外焦平面读出电路的输出缓冲器

设计了一种应用于红外焦平面读出电路的输出缓冲器,其建立时间短、静态功耗低、线性度高,在77 K和300 K温度下均能正常工作.该输出缓冲器采用0.5 μm CMOS工艺,5.5 V单电源供电,负载为一个25 pF电容并联一个500 kΩ电阻.模拟结果表明,该输出缓冲器在室温(300 K)时,开环增益为54.2 dB,单位增益带宽20 MHz,建立精度为0.1%时,建立时间为45 ns,静态功耗仅为3.3 mW;77 K时,开环增益为63 dB,单位增益带宽123 MHz,建立精度为0.1%时,建立时间为20 ns,静态功耗仅为3.72 mW.     

用于高精度A/D转换器的低功耗OTA设计

设计了一种用于高精度A/D转换器的低功耗跨导运算放大器(OTA)电路。采用全差分两级运放结构、推挽式输出及开关电容共模反馈电路。设计基于SIMC 0.18μm CMOS混合信号工艺,工作电压为1.8V。用Cadence/Spectre仿真器进行仿真,结果表明,负载为2pF时,OTA直流开环增益为63.4dB,单位增益带宽206MHz,相位裕度67°,压摆率75V/μs,功耗650μW。适用于高精度A/D转换器及其他便携式多媒体设备的低压低功耗应用。     

基于前馈gmf的共模反馈稳定性增强电路

基于0.13 μm CMOS工艺,提出并设计了一种应用于三级全差分运算放大器中的新型共模反馈电路。将具有密勒补偿结构的典型两级全差分结构和源随器结构作为三级运算放大器的放大级,通过在共模反馈电路中引入前馈通路,产生的两个零点提高运放的稳定性,解决了传统共模反馈电路中多个极点难以补偿的问题。仿真结果表明,在1.2 V电源电压下,共模下增益为70.4 dB,单位增益带宽为56 MHz,相位裕度为85.5°。相比于传统无前馈电路,新型共模反馈电路的单位增益带宽和相位裕度分别提高了8.2 MHz和17.4°。具有这种共模反馈结构的运算放大器可以实现较低的电源电压和较好的相位裕度。     

基于0.5μm CMOS工艺的低压低功耗电流放大器

采用BSM30.5μm CMOS工艺,通过引入电流模式的缓冲级输入输出结构而设计了一种性能较高的CMOS电流反馈运算放大器.在1.5V的电源电压下,当偏置电流为1μA,负载电容为20pF时,对整个电路进行HSPICE仿真.结果表明,该电路结构达到了87dB的开环增益,23.8MHz的单位增益带宽,48°的相位裕度,139dB的共模抑制比,功耗仅为2.09mW.     

用于IRFPA ROIC的高性能缓冲器模块的设计

红外焦平面读出电路(IRFPA ROIC)主要用于焦平面阵列与后续信号处理之间的通信.文章提出了一种用于红外焦平面读出电路的缓冲器模块,包括列缓冲器、高性能的输出缓冲器以及相应的偏置电路.缓冲器均采用单位增益放大器结构,通过放大器的优化设计可实现对不同负载的有效驱动且静态功耗较低.该缓冲器模块用于一款640×512面阵、30μm中心距的中波红外焦平面读出电路,采用CSMC 0.5μm DPTM工艺进行流片加工.仿真结果表明,列缓冲器的开环增益为40.00 dB,单位增益带宽为48.17 MHz(10 pF).输出缓冲器可实现轨到轨的输入,开环增益为39.68 dB,单位增益带宽为46.08 MHz,读出速率高达20 MHz,功耗为16.02 mW(25 pF//5.1 kΩ).该模块输入端拉出的测试管脚可在焦平面读出电路的晶圆测试中帮助验证芯片功能.通过调节测试端口,测试结果与仿真结果大体一致,验证了该缓冲器模块的设计可行.     

低压低功耗CMOS电流运算放大器的设计

设计了一种新型CMOS电流反馈运算放大器结构,通过在输出端采用电阻反馈,增强负载能力,利用MOS管实现串联电阻以消除补偿电容带来的低频零点.使用0.5 μm CMOS工艺参数,PSPICE模拟结果获得了与增益关系不大的带宽.电路参数为:80.7 dB的开环增益,266 MHz的单位增益带宽,62°的相位裕度,149 dB共模抑制比以及在1.2 V电源电压仅产生0.82 mW的功耗.     

基于最小电流选择的运算放大器设计

设计了一种工作电压为3V恒跨导满幅CMOS运算放大器,针对轨对轨输入级中存在的跨导不恒定和简单AB类输出级性能偏差这2个问题,提出了利用最小电流选择电路来稳定输入级的总跨导;浮动电流源控制的无截止前馈AB类输出级实现了运放的满幅输出,同时减小了交越失真。该电路通过HSpice进行仿真验证,在0～3V输入共模范围内,输入级跨导的变化小于3.3%,开环增益为93dB,单位增益带宽为8MHz,相位裕量为66°。     

The design of fully differential CMOS operational amplifiers without extra common-mode feedback circuits

A new fully differential CMOS operational amplifier (op amp) without extra common-mode feedback (CMFB) circuit is proposed and analyzed. In this op amp, simple inversely connected current-mirror pairs are used as active loads. From the theoretical analysis, it is shown that the common-mode signal can be efficiently suppressed by the reduced effective common-mode resistance of the active load. The proposed op amp with 2 pF capacitance loadings has an open-loop unity-gain bandwidth of 63 MHz, a phase margin 47°, and a dc gain of 67 dB in 3.5µm p-well CMOS technology. The common-mode gain at a single output node can be as low as —38 dB without extra CMFB circuit. Experimental results have successfully confirmed the capability of the efficient common-mode rejection.This work was supported by the United Microelectronics Corporation (UMC), Republic of China, under Grant C80054.     

一款高性能共源共栅运算放大器设计

基于CSMC 0.5μm标准CMOS工艺,采用复用型折叠式共源共栅结构,设计一种折叠式共源共栅运算放大器。该电路在5V电源电压下驱动5pF负载电容,采用Cadence公司的模拟仿真工具Spectre对电路进行仿真。结果表明,电路开环增益达到了71.7dB,单位增益带宽为52.79MHz,开环相位裕度为60.45°。     

A high-frequency fully differential BiCMOS operational amplifier

A high-frequency fully differential BiCMOS operational amplifier design for use in switched-capacitor circuits is presented. The operational amplifier is integrated in a 3.0-GHz, 2-μm BiCMOS process with an active die area of 1.0 mm×1.2 mm. This BiCMOS op amp offers an infinite input resistance, a DC gain of 100 dB, a unity-gain frequency of 90 MHz with 45° phase margin, and a slew rate of 150 V/μs. The differential output range is 12 V. The circuit is operated from a ±5-V power supply and dissipates 125 mW. The op amp is unity-gain stable with 7 pF of capacitive loading at each output. The op amp is a two-stage, pole-split frequency compensated design that uses a PMOS input stage for infinite input resistance and an n-p-n bipolar second stage for high gain and high bandwidth. The frequency compensation network serves both the differential- and common-mode amplifiers so the differential- and common-mode amplifier dynamics are similar. A dynamic switched-capacitor common-mode feedback scheme is used to set the output common-mode level of the first and second stages     

高性能折叠式共源共栅运算放大器的设计

折叠式共源共栅结构能够提供足够高的增益,并且能够增大带宽、提高共模抑制比和电源电压抑制比.基于Chartered 0.35 μm工艺,设计了一种折叠式共源共栅结构的差分输入运算放大器,给出了整个电路结构.Spectre仿真结果表明,该电路在3.3V电源电压下直流开环增益为121.5dB、单位增益带宽为12 MHz、相位裕度为61.4°、共模抑制比为130.1dB、电源电压抑制比为105 dB,达到了预期的设计目标.     

一种恒跨导轨对轨CMOS运算放大器的设计

设计了一种新颖的恒跨导轨对轨CMOS运算放大器结构。输入级采用轨对轨的结构,在输入级采用4个虚拟差分对管来对输入差分对的电流进行限制,使运放的输入级跨导在工作范围内保持恒定。输出级采用前馈式AB类输出结构,以使输出达到全摆幅。仿真结果显示,在5 V电源电压和带有10 pF电容与10 kΩ电阻并联的负载下,该运放在共模输入范围内实现了恒跨导,在整个共模输入范围内跨导变化率仅为3%,输出摆幅也达到了轨对轨全摆幅,运放的开环增益为108.5 dB,增益带宽积为26.7 MHz,相位裕度为76.3°。     

一种用于高精度电流型DAC的输出级设计

提出了一种应用于电流型数模转换器(DAC)的输出电路。在对输出级的功能和稳定性作了分析计算后，设计了一种高增益、低失真的运放(OP)电路。运放模拟的直流增益为108dB，环路带宽为30MHz，环路相位裕量为60度，在输出为1rms时，THD N可达到104．8dB。和传统的开关电容(SC)输出级相比，该电路具有面积小、噪声低等优点，可应用于高精度的电流型DAC。     

High-performance NMOS operational amplifier

A high performance operational amplifier 300 mil/SUP 2/ in area has been designed and fabricated in a standard n-channel silicon-gate enhancement/depletion MOS process. Specifications achieved include open-loop gain, 1000; power consumption, 10 mW; common-mode range within 1.5 V of either supply rail; unity-gain bandwidth, 3.0 MHz with 80/spl deg/ phase margin; RMS input noise (2.5 Hz-46 kHz), 25 /spl mu/V; C-message weighted noise -5 dBrnC; and 0.1-percent settling time, 2.5 /spl mu/s.