TigerSHARC声呐信号处理系统设计与研究

采用大规模的TigerSHARC DSP高速并行信号处理板对吊放声呐信号处理系统进行设计与研究.该处理板共有8片ADSP-TS101芯片,整板采用共享外部总线和分布式并行处理相结合的网络互联结构,大大增强了DSP芯片之间的I/O吞吐量和处理速度,在设计中充分利用了ADSP-TS101芯片强大的Link口扩展功能,使各模...     

基于CPCI总线和TS201的通用雷达信号处理板设计

在介绍ADI公司TigerSharc系列处理器ADSP-TS201和PLX公司PCI9656这两款芯片,详细阐述处理板的整体结构和DSP与PCI9656的接口电路设计原理的基础上,提出一种ADSP-TS201基于桥芯片PCI9656实现与CPCI总线通信的雷达信号处理板的设计方案,实现RocketIO到DSP数据的高速传输,它克服了传统雷达信号处理板通用性差的缺点.     

SharcFIN接口芯片在LFMCW雷达信号处理机上的应用

在多片DSP复杂信号处理系统中，接口设计已成为数字信号处理研究的关键。本文介绍了SharcFIN芯片的结构和功能，SharcFIN芯片可以为DSP总线、PCI总线、SDRAM，FLASH等设备提供灵活方便的接口，并为DSPPCI提供中断多路复用器。LFMCW雷达信号实时处理系统中，分析了信号处理中的需求和限制，并利用SharcFIN接口芯片设计了双片ADSP-21160处理系统，实现雷达信号的实时处理以及处理系统与主控机之间的实时通信。     

基于FPGA的DSP链路口通信及数据转换的设计与实现

用FPGA设计并实现了与DSP链路口的通信,同时进行了数据格式的转换。该设计是基于Altera公司的cy-clone芯片,能很好地与AD公司TS101型DSP芯片的链路口进行数据传输。该设计已成功应用于信号处理机中。     

ONE BCD-497CD机改VCD

广东南海凌骏公司生产的BCD—497CD机是一款大众化普及型的机种,其DSP芯片为索尼公司的CXD1167Q,故改装VCD很方便。为此,笔者在改制497CD机时,特选用成都科达公司生产的KD—4型解压板。该板采用美国C-Cube公司的CL484芯片,视频及编码芯片为摩托罗拉的MC1377,音频DAC芯片为美国     

基于“魂芯一号”的雷达信号处理机设计

以4片"魂芯一号"国产高性能DSP处理器和FPGA为核心,设计了一种新型通用雷达信号处理机。处理机采用高速链路口实现4片DSP处理器之间的点对点通信,采用Altera公司的高端FPGA芯片作数据预处理和接口协议转换。该处理机具有很高的运算性能和数据交换能力,并具有较好的通用性、可重构性和扩展性。通过运算性能测试,并在信号处理机上实现某数字阵列雷达信号处理,验证了"魂芯一号"的性能和应用价值。     

异步串行通信模块TL16C550在电子白板中的应用

DSP是当今主要的用于数字信号处理的嵌入式平台,随着嵌入式应用的日益广泛和加深越来越多的工作需要DSP芯片与PC机的协同工作,然而DSP芯片往往不能提供足够的URAT接口,因此就需要利用URAT芯片来扩展DSP芯片串口.本文主要讨论了利用TI公司的异步通用接收发器TL16C550扩展DSP串口,实现TMS320C550...     

基于DSP的开发/高速处理系统的设计

在简要介绍TMS320C32芯片特点的基础上，讨论了由PC机与该芯片构成的主从系统框架。在力求实现实时性和用户专用性设计的原则下，设计完成了以TMS320C32为数字信号处理运算核心，以微机为控制系统，由DSP目标板和微机构成的一个高速数字信号处理系统。详细介绍了DSP开发／高速处理系统的基本原理，描述了系统的工作过程，介绍了利用该开发高速处理板形成两种用户系统的方法。     

高速实时数字信号处理芯片应用指南

从1982年美国TI公司推出世界上第一个高速实时数字信号处理芯片(DSP芯片)以来，DSP技术取得了飞速的发展；目前单片DSP芯片的速度已经可以达到每秒16亿次定点运算(1600MIPs)。目前高速实时DSP芯片的主流型号是美国TI公司的TMS320C8x和TMS320C6x。以及美国AD公司的ADSP2106x及AD1406x等。     

基于SOPC技术的芯片批量测试板设计与实现

为提高SoC芯片测试板效率及稳定性,考虑芯片测试需求和设计模块化等因素,采用可编程片上系统和上位机配置技术,充分利用FPGA开发板上的HSTC扩展接口,设计了一款面向多芯片同步测试的批量测试板,有效解决了芯片批量测试中的难题,实现效率与性能的双优。主要阐述了该测试板的上位机控制方法、嵌入式控制系统的功能组成以及片上测试程序的设计流程。     

数字化雷达通用信号处理机设计

本文以4片ADI公司高性能浮点DSP芯片TS201S为核心处理器,结合Xilinx公司高端V5系列FPGA芯片,设计了一种数字化雷达通用信号处理机.处理机通过合理设计总线互联结构、采用高速的串行接口和利用高速电路仿真技术,具有处理能力和数据交互能力强,通用性、可重构性和扩展性好的特点.通过在处理机上实现ISAR实时成像和数字波束形成,验证了处理机的性能和工程实用性.     

基于ADSP-TS201雷达通用处理模块的宽带系统误差补偿实现

在宽带雷达中,常采用去斜方法进行脉冲压缩来获得目标一维距离像,由于多种系统误差存在,使得脉冲压缩后的压缩脉冲旁瓣升高,主瓣展宽,影响了成像质量。因此,要获得满意的一维像需要对这些误差进行补偿。本文介绍了以ADI公司的新一代高性能TigerSHARC处理器ADSP—TS201为核心处理器,结合Xilinx公司VIRTEX—IIPRO系列FPGA芯片设计的4片ADSP—TS201雷达通用模块,给出了基于此模块的工程可实现的系统误差补偿方法,结合某宽带雷达的实际数据,验证了此方法的工程可实现性,工程上取得了明显效果,并在某雷达中取得了一定应用。     

基于ADSP-TS201S的双片DSP处理器并行工作的软件实现

介绍了一种基于ADI公司的双片ADSP-TS201S型DSP芯片的数字信号处理器并行工作模式的设计。采用EPROM加载和链路口加载的方式分别对主片和从片进行程序的引导加载。简单介绍两片DSP的分工工作模式:其中主片DSP可以用于与外部进行数据交互通信和对双片DSP的控制管理;从片DSP可以专用于整个系统核心算法的实现。两片DSP通过DMA中断进行算法的同步以保证整个系统的实时运转。大致介绍系统构成,远程管控的实现方式。详细介绍主片的远程参数数据库和核心算法程序的更新所采用的设计方法。主片接收外部传递的信息及数据采用中断模式进行。     

基于ARM和DSP的微机线路保护装置

在微机线路保护中,利用数字信号处理器（DSP）高效快速的数字信号处理能力和嵌入式先进的精简指令集芯片机器（ARM）处理器强大的以太网通信功能,采用DSP＋ARM9的双中央处理器（CPU）的硬件结构,两者之间采用双口随机存储器（RAM）进行数据交换。软件设计基于嵌入式Linux操作系统,移植了Bootloader、内核,构建了Ramdisk的根文件系统,并移植了应用程序。     

基于FPGA的DPSK调制解调器的全数字实现

调制解调技术是通信系统的灵魂,其性能直接影响到整个系统的通信质量。由于数字技术的大量应用,数字调制解调技术得到了广泛的应用。随着软件无线电思想的发展,将整个系统尽可能地集成于一个芯片的设计方法已经呈现出强大的发展潜力,成为系统设计发展的主要方向。基于这种思想,介绍一种在单片FPGA上实现的全数字DPSK调制解调器的设计方法。整个设计基于ALTERA公司的QUARTUS II开发平台,并用单片CYCLONE系列FPGA芯片实现。     

基于4G4平台的雷达信号处理机设计

本文基于4G4处理模块设计了一种雷达信号处理机。4G4处理模块以四片高性能FreeS—eale公司G4芯片MPC7448为核心处理器,并结合了一片Xilinx公司FPGA芯片XC5V110T。文中介绍了4G4处理模块的技术特性,并给出具体的软件设计和工程实现方案。基于4G4平台的信号处理机通过合理设计的VPX总线互联结构、RocketIO高速串行接口、以及新一代通用G4芯片来实现信号处理的全部功能。其处理速度快、支持Vxworks实时操作系统。与传统的TS201平台相比,具有硬件结构体积小、程序易调试、可靠性和可雏护性高的优点。     

TS201高速通信接口设计及实现

ADI公司TigerSHARC系列DSP芯片TS201性能优越,在高速实时信号处理中得到广泛应用,而其中对TS201的通信接口设计成为保证其高速实时性能的关键.对TS201与FPGA之间两种主要通信接口进行了分析,并给出了两种接口的设计方法,其中总线传输方式设计简便,但占用较多的资源,而链路口方式采用LVDS技术,传输速率高而且可靠,更适合DSP与FPGA的通信.该设计方法已成功应用于某高速实时信号处理机中.     

基于AD9154的八通道信号产生器设计

本文设计了八通道信号产生器,以适应通信对抗装备的发展。JESD204B是一种高速串行总线协议,主要应用于转换器与FPGA的数据传输接口,和并行数据总线相比有着明显的优势。AD9154是一款具有JESD204B接口的四通道模数转换器(DAC)。现场可编程门阵列(FPGA)可产生数字波形信号,其高速串行收发器接口可通过JESD204B总线协议将波形数据发送给AD9154芯片产生模拟信号。使用2片AD9154与1片FPGA为核心器件,完成硬件电路和软件程序设计,最后测试了产生信号的技术指标。     

LSI Processor for Digital Signal Processing and Its Application to 4800 Bit/s Modem

This paper describes a fast data processing LSI unit tailored to the digital signal processing (DSP) applications in the field of electrical communications. The results of successful application to the 4800 bit/s modem are also given. The LSI processor discussed here adopts a firmware control scheme to enhance the flexibility and freedom of application and extensively utilizes the pipeline processing technique to attain high speed data handling capability. The various operations encountered in DSP systems are unified into one operation of the typeA times B + C rightarrow Dand the LSI processor is designed to continuously perform this operation, while the data to be operated are transferred sequentially into the processor controlled by exterior firmware. The developed LSI handles 8 bit data at the clock frequency of 1.152 MHz and manages 144 K operations per second (6.9 μs cycle time). The LSI is an N-MOS chip containing 1500 gates and packaged in a 40 pin DIP. The automatic equalizer for 4800 bit/s modem was implemented using two of the developed LSI processors and about 4 K ROM and 1 K RAM memory chips. The measurement on this modem gave the error rate of 10^-5atS/N = 17.6dB and error free phase jitter allowance of 55° p-p. Application of the LSI processor to digital filters for roll-off spectrum shaping and timing signal extraction is also described.