近阈值非预充静态随机存储器

为了降低静态随机存储器在处理声音和视频数据时的功耗,提出一款新型的非预充单元．相比常规6管和8管单元,其读操作消除了预充机制,抑制了无效的翻转,因此功耗得到显著优化．本单元通过多阈值技术,在保证低电压区域读噪声容限的同时也加强了数据读出的能力．而且通过引入切断反馈环的机制,有效地提升了单元写能力．此外,在存储阵列中应用半斯密特反相器,大幅地提升了静态随机存储器读操作的性能．基于SMIC 130nm工艺,分别实现容量为6kbit的非预充和常规8管静态随机存储器测试芯片．测试和仿真数据表明,这种新型存储器相比常规8管存储器在功耗的抑制上具有显著优势,可以作为低功耗应用的良好选择．     

Low complexity SEU mitigation technique for SRAM-based FPGAs

An internal single event upset (SEU) mitigation technique is proposed, which reads back the configuration frames from the static random access memory (SRAM)-based field programmable gate array (FPGA) through an internal port and compares them with those stored in the radiation-hardened memory to detect and correct SEUs. Triple modular redundancy (TMR), which triplicates the circuit of the technique and uses majority voters to isolate any single upset within it, is used to enhance the reliability. Performance analysis shows that the proposed technique can satisfy the requirement of ordinary aerospace missions with less power dissipation, size and weight. The fault injection experiment validates that the proposed technique is capable of correcting most errors to protect space-borne facilities from SEUs.     

Small Area ROM Design for Embedded Applications

The compact full custom layout design of a 16 kbit mask-programmable complementary metal oxide semiconductor (CMOS) read only memory (ROM) with low power dissipation is introduced. By optimizing storage cell size and peripheral circuit structure, the ROM     

Design of small-area and high-efficiency DC-DC converter for 1 T SRAM

The direct current-direct current (DC-DC) converter is designed for 1 T static random access memory (SRAM) used in display driver integrated circuits (ICs), which consists of positive word-line voltage (V _PWL), negative word-line voltage (V _NWL) and half-V _DD voltage (V _HDD) generator. To generate a process voltage temperature (PVT)-insensitive V _PWL and V _NWL, a set of circuits were proposed to generate reference voltages using bandgap reference current generators for respective voltage level detectors. Also, a V _PWL regulator and a V _NWL charge pump were proposed for a small-area and low-power design. The proposed V _PWL regulator can provide a large driving current with a small area since it regulates an input voltage (VCI) from 2.5 to 3.3 V. The V _NWL charge pump can be implemented as a high-efficiency circuit with a small area and low power since it can transfer pumped charges to V _NWL node entirely. The DC-DC converter for 1 T SRAM were designed with 0.11 μm mixed signal process and operated well with satisfactory measurement results.     

基于XML的卫星即插即用接口模块设计

随着航天技术的进步,卫星的快速集成、测试、发射以及在轨更换成为未来航天器发展的一个重要方向,即插即用技术已成为各国研究重点。提出一种如何使传统星上传感器实现即插即用的方法。基于现场可编程门阵列（field-programmable gate array,FPGA）以及USB控制器系统实现高级传感器接口模块（advanced sensor interface module,ASIM）设计,并举例说明如何采用可扩展标记语言（eXtensible markup language,XML）描述接口模块的电子数据表单（eXtensibletransducer electronic data sheet,xTEDS）信息,对XML文档的解析结果进行了分析。     

一种基于电路简化的DRAM逻辑参数提取方法

提出了一种动态随机存储器（DRAM）逻辑参数提取的新方法。利用DRAM在给定一组输入激励波形时只有部分存储单元是活动的以及电路结构很规整的特点，通过去掉不活动存储单元及合并活动Bit线上的负载来简化电路。提出了DRAM逻辑的激励波形生成等算法，减少了逻辑参数提取过程中引入的人为误差。研究表明，新方法能够很好地保持电路原有的功能特性和电气特性，基于此方法测得的逻辑参数有较好的精度，并大大加快了提取速度。     

微处理器设计中提高访存效率的一种方法

低效率的访存操作是限制微处理器性能提高的一个关键因素。本文提出了一种 Ｌｏａｄ／ Ｓｔｏｒｅ 缓冲模型，分析了这种模型协调微处理器和存储器之间速度差异的作用和提高访存效率的机理，讨论了适合于 Ｉ Ｃ设计的四种实现方案，并且在微处理器 Ｎ Ｒ Ｓ４０００ 的设计中得到应用，取得了良好的效果。     

基于PSO算法的CMOS运算放大器优化设计

针对CMOS运算放大器设计中缺乏自动设计工具,采用手工设计很难提高电路性能的问题,基于群智能技术提出了一种改进的粒子群优化算法(PSO)来进行全局优化求解.主要将CMOS运算放大器的电路性能解析方程转化成粒子位置的求解,先初始化粒子的速度和位置,然后不断迭代更新,直到搜索出全局最优值.仿真结果表明,该方法可以提高CMOS运算放大器的性能,在精度和速度上优于遗传算法和基本PSO算法的设计效果.     

空芯光子晶体光纤的纤芯设计及特性研究

为了研究纤芯形状和大小对光纤特性的影响,设计了2种纤芯形状的7芯空芯光子晶体光纤(HC-PCFs),并与传统的十二边形纤芯的HC-PCFs进行了对比.运用有限元法进行仿真计算,结果表明:内凹圆化型纤芯的HCPCF比普通十二边形的HC-PCF具有更低的泄漏损耗和波导色散,而内凹直线型纤芯的HC-PCF具有特别的波导色散特性,新设计的纤芯结构未来可用于大容量光通信、光孤子传输以及色散补偿中.     

基于随机旋转预编码的准正交空时分组码的设计与性能分析

为了提高准正交空时分组码在多输入多输出衰落信道中的性能,文章结合随机旋转及预编码技术,提出了一种新的发射分集方案。通过随机旋转使得准正交空时分组码的符号间干扰随机化,接收端在进行均衡译码的同时,将信道信息反馈给发送端,发送端可以随之选择预编码矩阵,完成自适应编码。仿真结果表明,相对于未经过预编码矩阵的系统,新的发射方案能够有效地降低误码率,提高系统的性能。