基于FPGA的FIR滤波器在超声导波接收系统中信号降噪的应用

在超声导波接收系统中,为了抑制采集信号中的噪声,在超声导波接收系统信号采集端,设计基于FPGA的FIR数字滤波器对信号进行滤波处理.介绍FIR滤波器的数学原理,讨论了在FPGA中实现并行结构FIR滤波器的方法.利用MATLAB设计FIR滤波器,并在FPGA中利用Verilog编程实现该滤波器.在Model Sim中进行仿真,能够达到滤波要求.结果表明:在开发的系统中对设计的FIR滤波器进行实际超声导波信号测试,能够实现良好的滤波.     

硬件实现基于BP神经网络设计的带阻FIR滤波器

针对带阻FIR滤波器传统设计方法的不足和缺陷,在改进BP神经网络设计带阻FIR滤波器方法的基础上,提出了BP神经网络设计FIR滤波器的硬件实现方法.通过神经网络训练使得实际滤波器的幅度响应逼近理想滤波器的幅度响应,训练得到带阻滤波器系数,再利用数字信号处理芯片(DSP),设计适当的FIR滤波器结构以及硬件结构,从硬件上实现带阻FIR滤波器.试验结果显示,用该方法设计的带阻FIR滤波器克服了传统方法的主要缺陷,具有良好的幅频特性及衰耗特性,并且边界频率控制精确.     

基于Z变换的半并行FIR滤波器设计方法研究

为了在数字信号处理中获得较好的性能和较低的资源消耗,提出了一种新颖的基于Z变换分析的半并行FIR 滤波器设计方法.采用Z变换方法进行 DSP 算法分析非常简单,可以快速精确地计算出延迟的数目,从而可以选择适宜的滤波器结构.实验结果证明,该方法能够有效用于半并行 FIR 滤波器的流水线和超频控制分析.Z变换方法同样适用于其他 DSP 算法的硬件设计实现中.     

基于FPGA的32阶FIR滤波器设计

研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案;讨论了窗函数的选择、滤波器的结构以及系数量化问题;研究了FIR滤波器的FPGA实现,各模块的设计以及如何优化硬件资源,提高运行速度等问题.实验结果表明了该方法的有效性.     

基于改进的分布式算法实现FIR滤波器

给出改进的分布式算法实现数字FIR滤波器,用Matlab／Simulink DSPBuilder和QuartusⅡ建模、仿真,以FPGA为硬件载体直接实现FIR滤波器。结果表明该方案既节省了FPGA的硬件资源又提高了系统速率。     

基于FPGA的FIR数字滤波器的设计与实现

文章介绍了有限脉冲响应（FIR）数字滤波器的结构特点和基本原理,提出了一种基于FPGA的高效实现方案。该方案用Matlab工具确定滤波器的系数,然后用VHDL语言实现了16阶常系数FIR滤波器,并用MAX＋plusII软件对滤波器进行了逻辑仿真,结果满足滤波器性能指标设计要求。     

二维滤波器分布式算法结构的改进与实现

针对数字滤波器对现场可编程门阵列(FPGA)的资源利用率过低的现状,对Meher等人提出的二维分布式有限长单位冲激响应(FIR)滤波器结构进行了改进,增加了延时模块,用二进制位权乘法(*2n)替代移位相加结构.提出了基于二维分布式算法的两种设计结构:"延时型"和"改进型",并且应用FPGA实现了这两种结构.根据"改进型"和"延时型"两种结构分别设计了3,7,15,31,63阶Ⅱ型线性FIR滤波器.为验证"改进型"FIR滤波器的设计效果,应用Altera DE2开发板及其配套的AD/DA子板进行测试,结果显示:设计好的滤波器完全滤除了通带外信号,实现了带通滤波的目标.     

基于Altera FPGA的部分串行FIR滤波器

为了设计资源消耗少、性能优良、通用性强的FIR滤波器,提出一种利用Altera CYCLONEIII 系列FPGA内部M9K RAM、硬件乘法器和逻辑单元构建部分串行FIR滤波器的设计思想.与完全串行结构相比,成倍提高了运算速度,减少了运算延迟;与完全并行结构相比,减少了逻辑单元的消耗.利用MATLAB中的fdatool工具设计FIR滤波器,并对系数进行量化;利用Quartus软件编译,并通过Modelsim软件仿真testbench中响应的输入、输出量.仿真结果验证了该设计方法的正确性,所设计的部分串行FIR滤波器具有资源消耗少、运算速度快等特点.     

基于DSP—TMS320C5402的FIR数字滤波器设计

数字FIR滤波器广泛地应用于数字信号处理领域。主要介绍了通过改进算法,利用TMS320C5402芯片的丰富指令和自动溢出保护功能,采用窗函数法,借助MATLAB程序设计语言设计数字滤波器的方法。并通过分析FIR滤波器的结构,对FIR数字滤波器做了一定简化,使得在定点DSP芯片上容易实现。     

一种灵活高效的分数延迟数字滤波器

一般拉格朗日内插采用直接的FIR滤波器实现,虽然简单,但系数随延迟变化而变化,实现不灵活。对此提出一种更为灵活高效的实现结构：Farrow滤波器结构。Farrow滤波器结构及其对称的改进Farrow滤波器结构,不仅可应对变化的分数延迟,而且大大减少运算,提高运行效率。采用TMS320C64X芯片对拉格朗日内插的4种实现方式进行定点设计,实验结果表明：利用Farrow或改进Farrow滤波器结构实现分数延迟滤波器,不仅节约存储空间,而且容易使用软件流水,比FIR直接实现更能提高运算效率。     

高采样率FIR滤波器的FPGA实现

介绍了一种在FPGA中可实现的FIR滤波器结构。该结构采用并行加流水线设计技术,可在40MHz的速率下运行。探讨了实现中的具体细节,用切比雪夫一致逼近法设计了滤波器并给出了仿真结果。硬件实现结果完全满足指标要求。     

一种高速FIR数字滤波器的VLSI设计与实现

讨论了一种快速的FIR数字滤波器在VLSI中实现的设计方法.采用基于快速滤波算法(FFAs)的并行滤波器结构,提高了滤波器的工作速度;并结合算法强度缩减技术,降低了硬件面积占用和功率消耗.实验结果表明,采用这种方法可以灵活处理综合的硬件面积占用和速度的约束关系,使设计达到最优.该方法适用于高速和硬件面积要求下的数字滤波模块的VLSI实现.     

一种高速FIR数字滤波器的VLSI设计与实现

讨论了一种快速的FIR数字滤波器在VLSI中实现的设计方法.采用基于快速滤波算法(FFAs)的并行滤波器结构,提高了滤波器的工作速度;并结合算法强度缩减技术,降低了硬件面积占用和功率消耗.实验结果表明,采用这种方法可以灵活处理综合的硬件面积占用和速度的约束关系,使设计达到最优.该方法适用于高速和硬件面积要求下的数字滤波模块的VLSI实现.     

高效2n并行快速FIR算法及其实现方法

快速有限脉冲响应(FIR)算法(FFA)突破了传统并行FIR滤波器复杂度随并行度线性增加的局限性，效率大幅提高。然而目前缺少对高并行FFA通用算法和实现架构的研究。该文提出了高效2n并行FFA，并给出了其通用算法形式与实现架构；同时讨论了对于非2n并行FFA的实现架构。通过算法分析和硬件效率评估，本文算法及其实现架构在相同的并行度和性能条件下，比传统并行算法有显著改善，且随着并行度的增加，这种优势更加明显。该算法在高并行FIR滤波器的应用中有很大优势。     

FIR 滤波器的 CPLD 参数化模块设计

目的介绍采用可编程逻辑器件 CPLD 对 FIR 滤波器参数化模块设计的原理和技术. 方法根据 FIR 滤波器的卷积表示式, 用 CPLD 的查找表来实现 FIR 滤波器. 结果采用此方法可以用 CPLD 方便地设计不同阶 FIR 滤波器. 结论模块参数化设计能够快速设计 FIR 滤波器.     

高速数字解调中的并行处理算法

在分析频域并行FIR滤波性能特点的基础上,提出了一种时域并行FIR滤波处理方案,该方案能以较低复杂度实 现600Mb/s以上数字调制信号的解调。还提出了一种基于多相滤波器组和并行处理的高精度符号同步方法,可以在不提高接 收信号采样率和几乎不增加硬件复杂度的条件下,使符号同步精度提高一倍。最后给出了基于以上方法设计的原理样机的测 试结果。     

基于FPGA多级分布式算法的FIR数字滤波器的设计

目的 实现多级分布式算法,设计滤波器以提高运算速度,节省资源.方法 多级分布式算法采用串并结合的方式实现,从底层到顶层逐级构建数字系统,通过查表法完成基于多级分布式算法的FIR滤波器设计,使用Quartus Ⅱ自带的仿真软件对系统进行仿真,并将滤波器输出结果 导入Matlab进行功率谱分析.结果 在FPGA上实现了FIR数字滤波,由功率谱密度曲线分析,测试信号经FIR滤波器滤波后,高频分量对低频分量的衰减可达到23 dB,很好地抑制了带外频谱.达到与传统FIR滤波器同样的滤波效果.结论 基于FPGA多级分布式算法的FIR数字滤波器具有良好的滤波效果,其设计方案具有可行性.     

一种高速FIR数字滤波器的VLSI设计与实现

讨论了一种快速的FIR数字滤波器在VLSI中实现的设计方法。采用基于快速滤波算法(FFAs)的并行滤波器结构，提高了滤波器的工作速度；并结合算法强度缩减技术，降低了硬件面积占用和功率消耗。实验结果表明，采用这种方法可以灵活处理综舍的硬件面积占用和速度的约束关系。使设计达到最优。该方法适用于高速和硬件面积要求下的数字滤波模块的VLSI实现。     

数字指令通信系统FIR数字滤波器的设计

数字指令通信是针对强噪声等恶劣环境设计的通信系统,利用等波纹逼近法建立了有限冲击响应(FIR)数字滤波器模型,实现了数字指令通信系统的抗噪声设计,给出了在MATLAB与CCS环境下FIR数字滤波器的运行结果.结果表明:该方案性能稳定,效果良好,达到了预期的目的.     

基于多层感知器的带通FIR滤波器设计

详细研究了多层感知器,分析了线性相位FIR带通滤波器的幅频响应与多层感知器的关系,改进了滤波器设计方法,给出了带通滤波器设计实例.该方法克服了传统方法的主要缺陷,具有优良的衰耗特性.仿真结果表明了该方法设计的FIR线性相位带通滤波器的性能接近理想滤波器.