实时双机容错系统的双机切换及同步控制

针对实时监控系统的容错设计，该文介绍了一种单片机双机系统，提出了这种系统中双ＣＰＵ间独特的仲裁切换逻辑及其同步控制方案，这些方案特别适用于小型的微机监控系统，大大提高系统运行的可靠性。     

基于FPGA的双机容错仲裁器研究与设计

仲裁器是双机容错系统的关键部分。本文首先分析仲裁器的功能结构,分析双机系统的故障类型和检测方法,然后在FPGA芯片上,采用片内三模冗余技术和少数表决器方法设计仲裁器,并进行部分重配置设计。解决仲裁器的单点故障和故障累积问题,实现高可靠性的仲裁器设计,并设计相关测试方法完成测试工作。     

面向容错计算机的仲裁系统的设计与实现*

为了解决传统仲裁机制故障覆盖率和故障诊断成功率低的问题,针对容错计算机,提出了一种基于仲裁处理器的仲裁机制,并设计了仲裁系统和仲裁算法.其中仲裁处理器使用三模冗余系统和芯片级的容错设计技术,仲裁算法采用分级方式,同时采用自检测和心跳监测相结合的故障监测机制,有效地解决了单点故障和检测成功率低的问题.最后通过故障注入方式验证了仲裁系统的可用性.     

双机容错系统的一种实现途径

介绍一种基于Ｗｉｎｄｏｗｓ多线程思想设计而成的双机容错系统的一种途径,重点介绍其中的实现思想。     

8086双机容错系统的设计

本文以两台8086CPU为主机和备机，提出一种双机并行工作，热备份切换的双机容错系统设计方案，并着重讨论了该系统实现比较检测、同步等待、程序卷回、自检等硬件和软件容错技术。     

多微机比较容错系统的结构研究

本文概述了容错系统设计中的N模冗余技术(NMR),介绍了双模比较冗余系统(2MC),给出了三机比较冗余系统(TMC)的一种体系结构,分析了其设计思想和工作流程,最后对TMC和NMR的可靠性进行了比较。     

基于任务同步的双机容错系统

提出了一种双机容错系统设计方案，系统采用基于任务的同步过程，利用双机控制器和外部存储器相互协作共同完成双机之间应用程序的同步。在双机均正常工作时，双机中的应用程序乱序执行，但其同步信息保存于外部存储器中，保证了系统执行结果的正确。在保证单机高性能和系统高可靠性的前提下，通过定义简洁的应用软件规范使系统具有较强的灵活性。针对系统中出现的双机切换等关键问题，提出了相应的解决方法。     

双机双控容错系统的设计

一、引言近年来,随着计算机技术的飞速发展,服务器的性能有大幅度提高,服务器作为关键性事务的业务主机已经成为可能。对于要求有高可用性和高安全性的系统,比如银行系统,用户提出了容错的要求,为此根据市场的需要,我们推出了双机双控容错系统。用两台服务器共同工作,当一台服务器的系统出现故障时,另一台服务器可确保系统工作正常运行,从而将系统风险降低到最低程度,保障了系统的高可靠性,高安全性和高可用性。二、用户系统的要求银行系统是我国生产环节中的重要组成部分,庞大的业务网络为全国城乡的发展做出了巨大的贡献。各…     

双机容错多路电能测试系统

叙述了双机容错电能测试测量原理及结构设计，重点介绍了双机系统的故障检测处理方法及切换电路。     

并行计算机系统容错设计

容错设计是提高计算机系统可靠性的有效手段。本文提出了一种分布共享主存的并行计算机系统的容错结构,着重分析了结构采用的故障诊断机制,提出了系统中备份节点机配置的优化策略。     

利用PC服务器实现双机容错系统

介绍一个利用低端PC服务器实现的双机容错系统,重点介绍其实现方法。     

分布式总线仲裁器的设计

本文介绍了两种分布式总线仲裁器的设计，一种蜞于优先权仲裁策略，一种蜞于请求时间的公平仲裁策略，另外，还介绍了一种利用时间计烽器实现紧急请求的方法。     

基于QNX的舰艇控制系统双机容错设计

容错技术是保障舰艇控制系统可靠运行的重要技术,在分析基于QNX操作系统的舰艇中央控制系统的基础上,讨论了基于硬件方法和软件方法的双机冗余容错技术的实现,着重分析了以太网容错的实现方法。     

双机容错系统

双机容错系统是非常容易安装和管理的低成本、高可用性的全光纤集群解决方案。该方案设计是用来在两结点环境下为服务器提供失效自动切换功能。既可以实现基于SAN的全冗余，也可以实现低成本的JBOD直连，兼有低成本、易使用、简单管理和方便配置的特点。     

双机容错系统FTDC的设计与实现

给出了一种利用现有计算机和少量必要的硬件,以容错管理软件为主要手段实现的低成本双机容错系统,主要介绍了该机的容错设计、容错管理软件的实现以及关键技术等问题。     

基于FPGA的双机热备外设容错系统仿真设计

针对传统的继电保护冗余系统缺乏对敏感外设容错处理、切换速度慢等问题,提出了基于FPGA的双机热备外设容错系统。该系统由FPGA控制器、DSP控制器、双A/D模块、双继电器模块等外设组成,FPGA控制器完成双机外设模块的故障检测、双机实时切换,为DSP控制器提供A/D实时采样数据、继电器信号接口,DSP控制器对采样数据进行计算与分析,产生继电保护信号,FPGA控制器和DSP控制器通过"心跳"信号互相检测。FPGA控制器时序仿真波形表明:双机外设模块可以实现周期故障自检、双机快速切换。     

多路有序优先级和有序环形仲裁器设计

为解决传统仲裁器不能记忆请求顺序的问题,设计多路有序优先级仲裁器和有序环形仲裁器。通过先入先出(FIFO)电路来保存请求的先后顺序,将FIFO电路分别与优先级仲裁器和环形仲裁器组合,从而构成有序仲裁器。实验结果表明,该设计能简化复杂度,提高仲裁器处理请求能力,但延时和面积性能略有下降。     

随机争用仲裁器

在一些对资源使用率经常发生变化的系统中，采用固定仲裁准则的裁器不很理想，文章提出利用随机争用仲裁方法来设计仲裁器，可以很好地解决公平竞争和优先竞争以及竞争概率调节的问题，并给出了均匀分布优先分布的几组识别码以及仲裁器的基本结构。     

8086双机容错系统的软件设计

双机容错系统软件主要包括容错管理软件和自检软件，该软件重点解决了程序回卷和对CPU、RAM、ROM的自诊断等问题。该软件通过与容错系统硬件配合完成检测、屏蔽、重试、诊断、重构等容错过程。     

基于Nios的温备份智能容错系统的设计

本文是在充分研究了智能故障诊断、容错控制以及可靠性理论的前提下,运用FPGA、Nios处理器、控制理论、人工智能等相关知识,提出了一个能在实际的网络系统中提高服务器运行可靠性的有效方法——温备份智能容错系统。该方法使用Nios软核处理器以及FPGA的优点,运用SOPC Builder工具设计了一个智能仲裁器的核心部件。该仲裁器能够智能地获取服务器的状态、同步服务器的内容以及控制服务器的开启和关闭。从而提高了系统的可靠性,延长了服务器的使用寿命。本文给出了该方法的实现模型及详细实现步骤。