5 Gsps高速采样系统的设计与实现

现代通信领域对数据采集系统中的采样速率、传输速度与存储速度以及存储容量等技术指标的要求越来越高。针对高采样速率的需求,采用高速采样芯片EV10AQ190,设计并实现了5 Gsps高速数据采集系统。该系统实现的技术难点主要是高速采样器与FPGA之间的高速数据的传输,针对这一难点,采取了延时调整、串并转换以及数据训练对齐等技术手段,使FPGA能够准确地接收采样数据,为后续的数据处理奠定了基础。对采集系统进行了测试,采样速率达到了5 Gsps。     

基于FPGA的高速采样单元实现

介绍了一种基于FPGA的高速采样单元硬件实现,包括数据采集器周边电路设计、高速数据传输方法和设计要点、运算处理单元设计、总线控制设计和VHDL程序编写框架。将信号进行样式转换,由采样器转换并通过可编程门阵列FPGA进行处理并存储,再由系统进行控制完成整个采样单元的数据传输。     

基于FT2232H的USB2.0数据采集系统设计

基于FTDI的USB2.0通信芯片FT2232H和FPGA设计了一种高速、稳定的数据采集系统。采用时分多路复用的方法采集前端的模拟信号,FPGA作为系统的主控核心,FT2232H是USB通信模块的控制芯片,两块单口RAM组成数据的缓存区,结合A/D采样模块组成了数据采集系统。数据的采集、缓存以及传输等操作在 FPGA中并行执行,通信速度达到6.8 Mbyte/s,满足高速的数据采集和传输要求。经实验证明,基于FT2232H的采集系统能够实现稳定、高速的通信。     

高帧频CCD数据采集处理系统的设计

针对某高帧频CCD相机的设计要求,提出一种可行的CCD数据采集处理方法.由FPGA为CCD、A/D变换器提供控制信号,利用多通路数据传输的结构实现了高速图像数据的同步采样,并由高速A/D芯片AD9942实现数据的模/数转换.创新性地将控制信号和数据缓存集成在一片FPGA上,仿真结果能够很好地实现CCD高速数据采集处理.     

基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计

介绍了一种基于现场可编程门阵列（FPGA）和第二代双倍数据率同步动态随机存取记忆体（DDR2）的高速模数转换（ADC）采样数据缓冲器设计方法,论述了在XilinxV5FPGA中如何实现高速同步时钟设计和高速数据同步接收设计。     

基于FMC的高速多通道AD采样板卡设计

随着现阶段电路复杂程度和产品小型化发展要求,为尽可能节省资源,降低设计成本,本文提出了一种基于FMC的高速多通道AD采样板卡设计。详细介绍了FMC的标准及基于FMC的高速多通道AD采样板卡的设计性能指标等。降低了雷达信号处理组合内板卡总数量、节约了设计成本。具有灵活性强,电路简单,容易实现的有益效果,并具有一定的通用性,可广泛应用于各种带FPGA的接口处理板的母卡。     

高速数据采集系统中高速缓存与海量缓存的实现

探讨了高速数据采集系统中高速采样缓存的重要性和实现途径 ,阐述了基于ADSP -21065L的并行多通道数据采集板上高速采样缓存的设计与电路结构 ,给出了采用FPGA实现通道复用和采样数据预处理 ,从而构造16MB的SDRAM海量缓存以将高速缓存中的多批次采样数据经AD SP -21065L倒入SDRAM存储的实现方法     

基于FSM的高速采样滤波控制器的研究

针对单片机采样控制的速度局限，利用有限状态机的方法，设计了基于FSM和FPGA的高速采样滤波控制器，完成了对两路高速A／D转化器TLC5510和高速自适应滤波器的控制，并进行了时序仿真，给出了高速自适应滤波系统的结构框图。结果表明：基于有限状态机和FPGA的设计方法是完成高速器件控制的有效方式。     

基于FPGA的异步LVDS过采样的研究和实现

针对LVDS接口,研究并实现了一种基于FPGA的LVDS过采样技术,重点对LVDS过采样技术中系统组成、ISERDESE2、时钟采样、数据恢复单元、时钟同步状态机等关键技术进行了描述,并基于Xilinx FPGA进行了验证,传输速率达到了1.25Gbps。文章的研究为基于FPGA实现系统之间的高速互连具有一定的工程参考价值。     

基于CCD传感器的空间目标探测可重构高速图像处理机设计

针对CCD空间目标探测系统中图像数据量大、待检测目标信噪比低、实时性要求高等特点,提出了一种基于时空域融合滤波的运动弱小目标检测算法,并完成了一种基于FPGA和DSP的高速图像处理机设计.该设计充分利用FPGA灵活、可编程特性和DSP在实现复杂运算方面的高速、程序动态可加载特性,并结合流水、并行等具体实现方法,使得该结构具有高速、灵活和可重构等特点.实际应用表明该处理机设计能够有效满足空间目标CCD探测系统要求.     

流式细胞仪数据采集系统的USB接口设计

针对流式细胞仪中大量数据高速采集、处理和传输的需求,设计了基于USB的高速数据采集系统,并以FPGA为逻辑控制的核心。介绍了整体设计思路、硬件总体架构和软件流程。采用CY7C68013A的Slave FIFO数据传输模式满足高速传输的需求,以应用程序下载固件的方式满足仪器更新换代的需求。测试结果表明系统传输数据准确,传输速度可达25MB/s,对高速数据传输系统的设计开发具有一定的借鉴意义。     

基于FPGA控制的高速固态存储器设计

文中对固态存储器进行了需求分析,根据航天工程对高速固态存储器的需求,确定了设计方案.针对航天工程对高速固态存储器速率要求较高的特点,在逻辑设计方面采用流水线技术、并行总线技术.在器件选择方面,采用LVDS构成接口电路,FPGA构成控制逻辑电路电路,SDRAM芯片阵列构成存储电路.设计了高速固态存储器.该设计简化了硬件电路,大大提高了存储数据的速率.     

基于CSD方法滤波器的FPGA优化设计

在高速信号处理中，特别是在大时宽带宽积条件下，高速雷达信号的数字正交采样和脉冲压缩包含大量的乘加运算，运算量非常大，使用DSP芯片实现需多片处理完成，使系统的工作延迟大、成本高、功耗大、调试困难。文中采用CSD（Canonic Signed—Digital）算法的思想，实现数字正交采样和脉冲压缩滤波器算法优化，可显著降低运算量，使用可编程逻辑器件迅速快捷完成系统的硬件设计，并用Ahera公司的FPGA芯片进行了验证，最后给出了结果比较和分析。     

基于CSD算法的高阶FIR滤波器优化设计

在通信或雷达领域的高速实时信号处理中，通常包含大量的高速高阶FIR滤波器的设计。例如在雷达信号处理中，要进行数字正交采样和脉冲压缩器的设计，要求滤波器速率高，阶数大，运算量非常大。若使用DSP芯片则需多片处理完成，使得系统的工作延迟长、成本高、功耗大、调试困难。该文根据CSD（Canonic Signed—Digital）算法的思想，实现了高阶高速FIR滤波器的优化设计。该算法可显著降低算法的运算量，可用可编程逻辑器件迅速快捷地完成系统的硬件设计。文中举例用Altera公司的FPGA来实现数字正交采样和脉冲压缩滤波器算法优化，进行了实验验证，最后给出了结果比较和分析，证明这对基于FPGA的高阶FIR滤波器的设计有实际意义。     

Design and implementation of high-speed real-time data acquisition system based on FPGA

1 Introduction Electromagnetic radiation will be generated when an electric device, especially video display unit, works, and can give rise to electromagnetic leakage. When the electromagnetic leakage is recognized, the available information can be recove…     

基于DSP、FPGA与CAN总线的跟踪控制器设计

DSP和FPGA组成的伺服控制系统能够满足复杂的控制算法要求。通过对TI公司的DSP控制芯片和ALTERA公司的FPGA芯片的功能和特点分析,结合CAN总线与上位机通信,设计了一种基于DSP、FPGA与CAN总线的跟踪控制器。给出了该控制器的功能和硬件结构,以及软件流程设计。重点介绍了该控制器的硬件资源选择,工作原理,基本功能模块构成及算法实现。该控制器能够满足高速跟踪的伺服系统在实时性、精确度和稳定性上的高要求,具有良好的功能扩展能力。     

基于CORDIC算法的复数除法器FPGA实现

在现代数字信号处理电路设计中,除法器有着广泛的应用。这里阐述一种复数除法器的设计思想和实现方法,引入CORDIC算法到复数的除法运算中,利用CORDIC旋转操作来代替乘、加法操作,然后采用双比特移位操作得到最终运算结果。经CORDIC旋转后数据最多只放大2位位宽,因此可以减少硬件实现中的器件迭代次数。经过FPGA验证结果表明,整个设计运算速度快、节省器件,并且计算精度高。     

基于FPGA的外部存储器设计

为了提高雷达海量数据的处理速度,采用FPGA设计了一种高速外部存储器,通过多次实验,验证了设计方法的可行性。高速外部存储器可以有效地提高数据存储速度,节约读／写时间,从而满足信号处理的高速实时的要求。这种方法充分利用FPGA设计方便,SDRAM和FLASH的存储读写速度快的优势,具有成本低廉,兼容性强,易于工程实现的特点。     

基于FPGA的高速数据采集系统设计

针对实际中日益明显的单片机的较慢处理速度与越来越高速的数模转换器速率不能匹配的问题,本文分析了FPGA作为控制单元的特点,在此基础上设计了一个由FPGA控制的数据采集系统。提出了系统整体设计方案,自行设计了FPGA与A/D和MCU的硬件接口电路,并对如何应用FPGA实现数据采集系统的数据采集和数据缓存的逻辑控制,给出了详细的说明。对直流信号、交流信号进行了实际采集,实验数据证明,采用这种方法可以较好满足数据采集系统的实时性、同步性的要求,也增加了系统应用的灵活性。